5.3 TI Precision Labs - I2C: Translators Overview

+荐课 提问/讨论 评论 收藏 分享
大家好,欢迎观看高精度实验室 推出的 I²C 转换培训视频。 在本视频中,我们将讨论是否需要 在 I²C 系统中进行转换、如何在硬件中实施转换以及 它会对系统产生哪些影响。 I²C 使用一个带有输入缓冲器的 开漏驱动器,支持 双向通信。 这意味着上拉电阻器完全控制着高电平 信号的生成。 如果您不熟悉I²C 硬件层, 请参阅“I²C硬件概述”视频, 了解更多信息和培训。 在此图中,我们可以看到两个器件具有不同的 VCC 电压, 即 VCCA1 和 VCCB2。 这意味着它们的数字逻辑电平不同, 因此需要从一个电压电平转换到另一个电压电平, 这一现象通常称为电压电平不匹配。 以下是一个示例。 VCCA1 设置为 5 伏, VCCB2 设置为 3.3 伏,那么上拉电阻器 应连接到哪个 VCC? 如果将上拉电阻器连接到 3.3 伏的 VCCB2, 则总线上的电压永远也 达不到 VCCA1上的器件的 VIH, 也就是 5 伏的70%,即 3.5 伏。 换言之,5 伏总线中的器件 将不会看到连接到 3.3 伏的 器件中的上拉电阻器达到逻辑高电平。 如果将上拉电阻器连接到 5 伏的 VCCA1, 则表明 VCC 为3.3 伏的器件 将暴露在高于其工作 电压的电压中。 这样会导致低压器件损坏, 而且 VIL 上的电压电平仍会漂移。 很明显,必须纠正此电压电平不匹配现象。 为此,需要使用一个转换器,有时将其 称为电平转换器。 I²C 的转换通常是使用 pass FET 架构完成的,此架构可 实现电压电平隔离并提供一种用来传递 低电平信号的方法。 不过,它无法隔离总线电容。 我们需要看一看pass FET 转换器的内部,以便 了解其工作原理。 在本例中,我们将 PCA9306 与1 侧的主器件和 2 侧的从器件配合使用。 注意,它可以不采用这种配置。 记住,I²C是双向的, 主器件和从器件的位置可以互换。 图中只显示了I²C 通信所需的 两条线中的一条,不过在 与 SCL 和 SDA 相关的所有观察中, 物理实施方法都是一样的。 让我们首先考虑空闲状态,处于这种状态时, 两侧都是高电平,转换器的任一侧 正在被拉低。 VCCA1 等于 2.5 伏,VCCB2 等于 5.0 伏。 所有 FET 都关闭。 总线的 1 侧将被 RPU1 拉到 2.5 伏。 总线的 2 侧将被 RPU2 上拉到 5.0 伏。 转换器上标有 VGATE 的 pass FET 栅极具有电压。 在本例中,它的电压为 2.5 伏。 我们以主器件拉低为例。 当 1 侧开始拉低时,CBUS 会放电, 我们要开始产生一个状态,以便在 设置为 2.5 伏的VGATE 与电压为 总线电压的 VSOURCE之间产生压差。 随着 VGS 增大并超过这些 pass FET 的 阈值电压,通常为 0.7 伏, 它会快速打开。 很容易看到,当主器件拉低时, pass FET 会打开,1 侧和 2 侧会同时 被 pass FET 拉低。 pass FET 具有有限的电阻, 它会影响我们在从器件上看到的 VOL, 原因在于出现了 IR 压降。 在了解上拉电阻器和 FET 电阻的 所有值之后,您就可以计算 在从器件输入端看到的电压。 从器件输入端的电压不同于 缓冲器的真正 VOL。 这是因为转换器的2 侧的电压 会根据转换器两侧的所有上拉 电阻器的电阻值以及电路中的 所有 FET 器件的电阻而变化。 如果以串联或并联方式使用了 多个转换器,计算可能会变得繁琐。 因此,我们建议使用仿真器,例如 TI Tina。 下面我们举例说明。 三条总线被它们的电压节点 使用两个串联转换器隔开。 总线 1 的电压为 5 伏,总线 2 的电压为 3.3 伏, 总线 3 的电压为 2.5 伏。 当主器件拉低时,转换器上的两个 pass FET 都将打开,以便将低电平 信号传递给每条总线。 在 TI Tina 中重新绘制了示例电路。 上拉电阻器 RPU1、RPU2和 RPU3 被设置为 1.5k 欧姆。 要了解从器件的转换器 pass FET 电阻,请查阅 每个相应的数据[听不清] 规格。 主器件的下拉 FET电阻为 130 欧姆。 转换器的 pass FET电阻为 6.3 欧姆典型值。 根据这些参数,我们可以将 具有代表性的电路参数输入到 TI Tina 中, 以了解各个总线的有效 VOL 如何变化。 结果表明,总线 1 的VOL 电压为 740 毫伏。 总线 2 的电压为 758 毫伏。 总线 3 的电压为 765 毫伏。 I²C 标准声称,兼容器件的输入 低电压 VIL 是VCC 的 30%。 这意味着总线 1 的VIL 为 1500 毫伏。 总线 2 的 VIL 为 900 毫伏。 总线 3 的 VIL为 750 毫伏。 对于这个给定的电路,我们可以看到 VOL3 违反了所要求的 750 毫伏 VIL3。 在这种情况下,需要更改上拉电阻器,或者更改 转换器的连接方式,以确保 VOL 低于 VIL,从而确保正确运行。 由于转换器 pass FET架构的性质, 上拉电阻器值和 pass FET 串联 电阻显然会对VOL 产生不利的 影响,因此必须非常小心,以 确保接口正确运行。 对于 VOL 也是如此,当使用转换器时, 也会对总线的上升时间产生不利影响。 这里是上一个示例,但主器件 将总线拉低了。 总线 1 具有称为CBUS1 的总线电容, 取决于主器件的容量;转换器 1 侧的电容;以及取决于 总线 1 上来自总线迹线 寄生效应的电容。 总线 2 具有称为CBUS2 的总线电容, 取决于从器件的电容; 转换器 2 侧的电容;以及取决于 总线 2 上来自总线迹线 寄生效应的电容。 必须注意的是,转换器的 pass FET 已打开, CBUS1 和 CBUS2只能与将它们 隔开的小电阻有效并联。 我们以主器件释放低电平为例。 随着总线电压由于上拉电阻器 而开始上升,pass FET 的 VGS 开始下降,FET 的电阻 开始上升。 请记住,在 VGS达到阈值电压 大约 0.7 伏之前,总线 1 与 总线 2 之间仍然存在电阻连接。 那时,两侧的相应R 上拉电阻会 对两侧充电,使它们达到各自的 VCC。 最长上升时间由于比较复杂 而难以计算,这是因为它涉及 CBUS1、 CBUS2、RPU1、RPU2 以及pass FET 的 关闭特性。 幸运的是,I²C 接口 非常稳定,而且使用转换器 不会对最长上升时间和 VOL 产生任何类型的不利影响。 调节每个总线的上拉电阻通常 都能够解决总线上的问题。 转换器是一种具有成本效益的转换 方法,只要总线电容 不违反所用运行模式的 I²C 标准就可以放心使用。 为了避免上拉电阻与总线电容之间的 这一相互依赖性,通常可以使用缓冲器 将总线电容与缓冲器每一侧的 相关上拉电阻隔开。 有关 I²C 缓冲器的更多信息, 请观看“I²C 缓冲器概述”视频,或者 阅读“使用 I²C 缓冲器的 原因、时机和方法”应用报告。 本视频到此结束。 谢谢观看。 请尝试完成测验以
课程介绍 共计4课时,29分25秒

[高精度实验室] 接口 : (5) I2C 总线

Precision Labs I2C 总线 高精度实验室 TIPL

在本系列课程中,我们讨论 I2C 总线中的信号传输采用的协议。讨论漏极开路信号的概念,以及上拉电阻和负载电容对信号时钟的影响。

  • 技术支持
  • 其他

推荐帖子

围观!如何扩大CC2640 SDK 示例代码的BIM代码空间
通常在实现OAD(on-air-download)功能的过程中,TI会提供标准的示例BIM(Boot Image Manager)代码来进行镜像校验和下载。在TI所提供的示例代码中,BIM代码一般位于内部flash page31,和CCFG相邻。若用户根据自身功能定义不同,需要在BIM代码区域增加更多功能(例如自定义UART / SPI boot, 自定义安全校验功能等等)而导致自定义功能后的BI...
Jacktang 无线连接
关于2812上电引导过程
     2812有两种运行模式,微处理器(Microprocessor)模式和微计算机(Microcomputer)模式,复位时,芯片判断XMP/MC引脚上的电平,当该引脚为高电平时,芯片进入微处理器模式,当为低电平时则进入微计算机模式。在微处理器模式下,芯片需要从第7外部接口区引导运行(XINTF Zone 7)。只有在微计算机模式下,芯片才会从内部Bo...
Aguilera DSP 与 ARM 处理器
C2000 DSP的ePWM模块与EV模块
在C2000 DSP的ePWM模块与EV模块有很大的差别,EV模块各路PWM共用一个时基,而ePWM模块则有各自的时基,通过同步信号来同步。但同步是有时间开销的: The delay from internal master module to slave modules is given by: – if ( TBCLK = EPWMCLK): 2 x EPWMCLK – if ( TBC...
fish001 微控制器 MCU
晒WEBENCH设计的过程+简单的5V至3.3V DCDC转换器设计
一、在设计之前首先确定要设计什么,由于现在主流的单片机等集成芯片已经采用了3.3V或者更低的电源电压,原来流行的5V供电已经不能满足这些方面的需求,因此本次设计内容为设计一个将容易得到的DC5V转至DC3.3V的DCDC降低电路,并且输出电源最大能达到300mA 二、要使用的工具:TI公司的在线设计软件WEBENCH 三、通过以下链接进入软件主页:http://www.ti.com.cn/ls...
bobde163 模拟与混合信号

hawkier

学习了,I2C总线知识

2020年04月08日 13:26:26

jpf

学习接口 : I2C 总线

2020年03月02日 16:35:12

hellokt43

学习接口 : I2C 总线

2020年02月27日 09:24:08

dingxilindy

凤凰息梧桐 学习 TI Precision Labs - I2C: Buffers Overview

2020年01月20日 14:27:12

凤凰息梧桐

学习学习TI课程

2020年01月18日 20:45:55

54chenjq

This video is part of the TI Precision Labs - I2C curriculum. In this training we discuss the physical signaling used by the I2C protocol. The concept of open-drain signaling is covered as well as the effects of pull-up resistance and load capacitance on signal timing.

2020年01月17日 23:09:59

shakencity

学习学习TI Precision Labs 5 - I2C

2020年01月14日 10:43:55

分享到X
微博
QQ
QQ空间
微信

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新文章 手机版

站点相关: EEWORLD首页 EE大学堂 论坛 下载中心 Datasheet 活动专区 博客

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved