Engineer It 系列:如何设计具有出色的PLL和VCO噪声性能

展开字幕 关闭字幕 时长:18分18秒
评论 收藏 分享 上传者:wanglan123
[音乐播放] 您好,欢迎观看由德州仪器 (TI) 推出的 新一期工程设计视频。 我叫 Simon。 我是频率控制部的应用经理, 今天的视频是关于 相位锁定环路应用中的环路带宽。 首先,我想介绍究竟为何 我们想更改您的相位锁定环路中的 环路带宽。 有人可能会问,为何不将其设置为最佳值, 一劳永逸地解决该问题? 那么,在我制备这个介绍时, 我当时想,在我改变环路带宽时 究竟是什么发生了改变,我首先想到的是锁定时间。 接着,我开始想,哦, 肯定与相位检测器频率存在相互作用。 然后,我开始想, 当在 F 相位检测器频率超过二时, 我改变相位检测器频率, 量化噪声肯定将会产生影响。 我们在此处迎来量化噪声的峰值。 环路带宽也对毛刺 有影响,因为环路带宽 正在使环路内部 存在的毛刺减弱。 所有这一切最终将影响 相位噪音和抖动。 该情形很快变得非常复杂, 而难以理解和处理这些折衷。 这是,这有些超出这个视频的范围, 所以,当时我想,我要在此提出一个更简单一点的版本, 以便在该视频中讨论, 该版本更多的是一种简单的折衷。 如果我摆弄我的环路带宽和我的 PLL, 并且我降低环路带宽, 我将减少存在于该环路中的毛刺 另一方面,如果我提高环路带宽, 我实际上将提高我的锁定 或减少我的锁定时间。 在 PLL 噪声和 VCO 噪声 交集部位的中央内部将出现一块区域, 在该区域设置我的环路带宽 将给我带来最佳的抖动。 最后,在最佳抖动和最快锁定之间, 我可以获得,我可以挑选某些偏置频率而忽略其他频率, 以在特定点的频率上获得最佳的相位噪声 纳米,究竟是哪些参数可以更改环路带宽? 显然是环路滤波器 但是,环路滤波器位于环路内部, 并且可改变环路带宽的 参数有很多。 第一个显然是环路滤波器 您更改了位于基础单环路 PLL 的 环路内部的环路滤波器 您将更改环路带宽。 第二个直接影响 环路带宽的参数是 电荷泵增益。 如果您更改电荷泵增益, 则这会更改环路增益。 并且,一旦您关闭环路,更改开环增益 将更改带宽。 第三个参数与电荷泵增益 方式相仿,即 VCO 增益, VCO 增益为数兆赫, 或对于输入侧特定的电压改变, 您所获得的频率变更数。 这两个参数会改变开环中的增益, 从而,它使闭环带宽发生变化。 最后,在此对环路带宽 有影响的最后一个参数是 反馈的分频数 N。 如果我更改 PFD 频率, 该参数也可获得同化。 如果我使用我的PLL,并且我提高 PFD 频率,则显然我将改变带宽, 因为 N 将减小。 如果 N 减小,则增益将增加,正如我们在公式 B 中所见到。 这些就是所有会改变环路带宽的 参数。 现在,我要谈一谈缩放。 我们在实验室中,我有某个可正常工作的环路滤波器 或者,我想更改一些参数, 并我想快速留意其如何缩放。 看起来很明显,但是非常实用, 并且我将在此举出数个示例。 在幻灯片上,我在此重写了公式, 这是总的 K 增益,这是电荷泵增益 K φ, 这是 VCO 增益 Kvco,还有馈环路中的 分频数 N。 当我更改该K 系数时, 它将对我的相位锁定环路的环路带宽 产生影响。 在组件缩放中, 假如我想增加电荷泵增益, 则这里的 K 系数将会翻倍。 我应如何处理组件 以恢复至同一带宽? 如果您将我的电荷泵增益翻倍, 我的电容器将翻倍, 而我的电阻器将减半。 此外还有诸如此类情况。 因此 K 系数将变为原来的四倍,电容值将变为原来的四倍, 电阻值将变为原来的四分之一。 另一方面,假如 我希望将该频率 从现有环路滤波器的闭环相应频率改为其他频率, 如,我要将频率减半。 如果我希望实现频率减半, 或者可能如该例情况,希望将频率翻倍, 假设环路带宽为 10 KHz, 并且我希望转至 20 KHz。 我需要对组件值执行什么操作? 我们在此需要执行的操作基于这些比例, 我将需要将我的电容器减少 4 倍。 因此,为 2 的平方倒数,即四分之一, 我必须将电阻值加倍,使其成比例。 这样,我将从现有环路滤波器 更改电容器和电阻器, 从而更改带宽。 对于环路带宽,最终诀窍,或者说最后的备注是, 假设在我更改至频率中时KvCO 将发生改变, 那么会出现什么情况? 这会对环路带宽产生什么影响? 嗯,一阶环路带宽会随 K 系数的 平方根进行变化。 此处上方的 K 系数中发生变化的任何部分 都将在环路带宽中成比例地变化, 其比例为该系数的平方根。 那么,假设 K 系数加倍, 环路带宽将增加 1.4 倍, 即 2 的平方根倍。 我们简单总结了可改变环路带宽的参数 及其缩放的方式。 如果有人对此更为好奇, 或者想更详细地了解该主题, 我可以提供一份 Dean Banerjee 所著的 有关锁相环的教材。 该书对您想了解的有关锁相环的 各个方面进行了详细介绍,此外还有其他内容。 如果您有兴趣,我鼓励您看一看。 这本书可以从 ti.com.cn 上下载。 如果您像我一样喜欢纸质版本, 您可以在您喜欢的零售商处购买。 现在,我要谈一谈下一个示例, 在这里示例中,我将以我从 ti.com.cn 购买的 EVM 为例。 我准备将其安装在相位噪声分析器上, 我们将对其进行测量 还要更改环路滤波器组件, 以便获取最佳抖动。 您记得该声量计上的最佳抖动区域吗? 这就是我们要讨论的内容。 首先,请允许我先 介绍我为此选择的器件。 它就是我从 ti.com.cn获取的 LMX2582。 这是来自我们最佳性能系列的单 PLL 环路。 这是我们的最高性能器件系列, 具有宽带 VCO,涵盖从 20 MHz 到 5.5 GHz 的频率。 环路滤波器与该器件完全不相关, 因此我们将尝试使用该器件。 我现在要转向相位噪声分析器。 为了节省时间, 我已经设置了一个直接与 相位噪声分析器相连的 EVM EVM 具有优质的100 MHz 基准, 并通过此处的SMA 连接器供电, 您在该处见到的扁平电缆用于 通过 SPI控制器件。 该扁平电缆与 USB 相连并连接至我们的软件 TICS PRO,我们将用其来控制器件。 现在,这已在运行,但是实质上, 当您从 ti.com下载该软件时, 您可以直接执行并转到默认配置, 选择默认配置。 在快捷方式中,选择“Control L”, 并且这是加载并锁定。 在这里,您现在将获取该 EVM 默认设置。 我在此只想指出, 这会有相位噪声响应尖峰 如果您将EVM 板载的XO 配合使用, 尖峰会更少,因为板载的 XO 具有略多一点的带内噪声 我在此提醒大家,这是高质量基准, 您在此见到的所有噪声都是您的器件的噪声 它们受到我们的器件的影响。 此时,我想指出的另一点是 我已经设置了RMS 抖动测量 现在我们要读取大约 150+ 飞秒的 RMS 抖动。 该集成带宽从12 kHz 到 20 MHz,您可以看到这里 显示集成带宽的标记。 150 飞秒已经相当不错了。 但我现在可以告诉您,利用该器件, 您可以做得远比这好。 而这正是我们要做的。 我们现在要在PC 上使用该软件 软件称为PLLatinum Sim。 您可以从ti.com.cn 下载 PLLatinum Sim 软件,利用该软件 您可以重新计算环路滤波器值, 以优化抖动。 软件显然包含更多功能。 我很快会指出这些功能, 到时我们将更改环路滤波器带宽。 当您启动该软件时,该软件会提供 一个选择工具,帮助评估我们系列中 的哪个合成器可能是适用于 您的应用的最佳合成器。 提供了“滤波器设计器”选项卡, 这是对合成器性能至关重要的 环路滤波器 这里有个“相位噪声”选项卡, 它有助于您控制相位噪声 此外还有“毛刺”选项卡,用于控制针对杂散的 所有计算。 这里有个“锁定计时”选项卡, 它有助于您考虑动态锁定 及 VCO 校准,对锁定时间 做出合理评估。 最后,您还拥有针对开环、 闭环、显示相补角的波特图等的 其他图表功能。 现在,我要回到我们在这里讨论的主题。 我的 PLL 为150 飞秒。 我对此并不满意。 我知道自己能够做得更好。 我在此对其进行设置,PFD 频率为 200 MHz, 然后我在这里将电荷泵的增益 增加到 14.5 mA,这是有效的电荷泵增益。 然后我选择2 阶滤波器 并将频率设置为 5.4 GHz。 在这里的功能级别中,我选择“显示所有详情”, 因为我们现在使用的该功能是高级功能。 我们实际上要优化环路滤波器 以实现最佳抖动。 因此在这里的选项中我选择“最佳抖动”。 然后我选择环路带宽和相补角, 并将伽马系数设置为“自动”。 接下来我按“计算环路滤波器”, 软件现在将运行, 以找出将提供最佳抖动的最佳环路 滤波器 在这里,我要指出, VCO 要求的值不低于 3.3 纳法, 该值在这里进行捕获。 优化器不会选择低于该值的值。 我会得到什么结果? 嗯,我获得的 C1 值为 3.3 纳法,如该方框图中所示。 我获得的 C2 值为 680 纳法,R2 值为 47 欧姆。 至此,我们稍事休息。 顺便说一下,根据这里的模型, 软件告诉我们,我们将获取 40 飞秒的 RMS 抖动。 因此,它的确比 155 飞秒好得多。 我们稍事休息,使用该 EVM 更改环路滤波器组件, 我们很快回来。 好的。 欢迎回来。 我们去了焊台, 并通过PLLatinum Sim 计算了这些新的组件值。 我们已将其安装在 EVM 软件上, 并且已重新连接到相位噪声分析器。 我们在软件上更改了设置。 为了节省时间,这已经事先完成了。 我们现在拥有一个新的相位噪声曲线, 要指出的一个有趣现象是, 现在从 12 kHz 到20 MHz 的 集成抖动大约为 48 飞秒。 很显然,我们仅通过更改环路滤波器组件, 就从 150 飞秒改进至 48 飞秒。 现在这完全是彻底不同的设计, 信号源低于 50 飞秒。 并且很显然,能够很好地 以极佳的性能对数据转换器进行计时。 您已经在工作台上看到该级别的性能, 那么您一定渴望亲自尝试一番, 让我来展示可以如何快速开始。 在 ti.com.cn 上,访问搜索页, 然后键入 LMX2582 或者您感兴趣的任何设备。 从产品页中,您将见到 一组选项卡 -“工具软件”。 单击该链接即可获得 评估模块的订购链接, 或者评估软件TICS PRO 或 仿真软件 PLLatinum SIM的直接下载链接, 仿真软件作为特别的合成器可供您优化抖动。 现在我们进行总结。 环路带宽对您的 PLL 性能有重要影响。 很有可能,当您订购 EVM 时, 安装在 EVM 上的环路滤波器 将无法满足您的性能要求。 此外,您的设计也很可能 将是一种折衷方案 您在本视频中已见过数个折衷方案 折衷方案还有很多, 您将发现您可能更喜欢某些方案,而没有那么喜欢另一些 方案 德州仪器 (TI) 提供很棒的工具 来评估我们的 PLL 在配合展示的 PLLatinum SIM, 配合抖动优化器的表现, 最终,我们有了TICS PRO 评估软件 来帮助我们极为轻松地直接在工作台上 评估您的器件。 希望大家喜欢这段视频。 感谢观看,祝您愉快。
课程介绍 共计12课时,1小时49分25秒

Engineer It 系列

电源 LDO 噪声 Engineer it 抑制比 PSRR

这是一个电源知识系列。 帮助您更好地理解 LDO,帮助您设计更好的 ADC供电,测量LDO噪声和电源抑制比,使用均流LDO来提供5A或更高电流,测量热敏电阻等 我们将 讨论如何 测量 LDO 噪声 和电源抑制比, 或者说 PSRR。
展开

  • 技术支持
分享到X
微博
QQ
QQ空间
微信

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新文章 手机版

站点相关: EEWORLD首页 EE大学堂 论坛 下载中心 Datasheet 活动专区 博客

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved