简介

本教程主要介绍了Verilog HDL 基本语法,如:常用Verilogy语法:模块的结构、数据类型、运算符与表达式、赋值语句和块语句、条件语句、循环语句、生成语句、结构说明、任务和函数说明语句、常用的系统任务、调试用的系统任务、常用编译预处理语句等,由广州周立功单片机科技有限公司录制。
分类
FPGA
课程标签: FPGA Verilog 周立功 语法
查看课程