简介
集成电路是现代电子系统里必不可少的组成部分之一。数字集成电路的设计过程包括前端设计和后端设计。在前端设计阶段,在完成数字系统架构和算法设计的基础上,主要进行寄存器传输转换级(Register Transfer Level, RTL)代码设计,逻辑综合生成门级网表;后端设计包含版图布局规划、标准砖单元放置和布线、版图生成与检查等。
本课程介绍了 IC设计流程及设计方法、VHDL及Verilog语言的基本知识、仿真工具、综合的基本概念及工具使用。
分类
设计工具/EDA
课程标签: FPGA ic VHDL EDA Verilog
查看课程