简介
包括静态时序分析与约束验证、集成设计环境(IDE)、IP Integrator、Vivado 设计套件中的脚本化流程、Vivado IP 流程以及Vivado In-System 调试。
分类
仿真综合
课程标签: FPGA Xilinx Vivado
查看课程