您的位置:EEWORLD大学堂 > 嵌入式开发 > FPGA >

Altera MAX 10 FPGA PLL和时钟培训

课程介绍: 此次培训涉及到器件系列的时钟特性和选项。有20个全局时钟网络,全局CLK输入引脚数量也可以加倍,用作通用IO引脚。

课程标签: FPGA Altera 时钟培训

课时相关:共1课时 总时长7分3秒

  • 课程目录
  • 课程讨论
  • 课程资料
  • 参加考试
MAX 10 FPGA PLL和时钟培训,此次培训涉及到器件系列的时钟特性和选项。有20个全局时钟网络,全局CLK输入引脚数量也可以加倍,用作通用IO引脚。并且采用动态用户控制进行各种选择和电源控制,构建鲁棒的时钟网络源。它所有4个PLL都是全功能的。