简介
本视频介绍了采用PSoC Creator软件在PSoC 3/5中通过查找表的方式生成状态机的方法。
推荐帖子
-
【帮忙好么】关于仿真成功,但是去掉JTAG失效问题
- 我做了一个小系统,按键控制LCD信息的一个work。在仿真的时候很听话,但是去掉下载线就不行了,不明白为什么。。。PS:四个按键,都是中断接法。我把程序调整了一下发现如果不开中断可以顺利运行,但是 _EINT();执行以后就没有了反应了。请问是我哪里出错了?下面是编译的信息: 3 272 bytes of CODEmemory92 bytes of DATAmemory (+ 20 absolut
-
bingzhongbing
微控制器 MCU
-
2017 德州仪器重庆汽车电子研讨会,众多精彩,拭目以待
- [i=s] 本帖最后由 qwqwqw2088 于 2017-10-22 16:21 编辑 [/i]还在为汽车车身控制解决方案发愁?想要设计低高效率、高性能的汽车LED照明方案?想了解EV/HEV车载充电及电机驱动解决方案?还在被选择汽车信息娱乐及全液晶仪表方案困扰?看TI高性价比方案能够给您带来怎样的无限惊喜!10 月 24 日 13:00 – 18:00重庆解放碑威斯汀酒店宴会 3 厅[alig
-
qwqwqw2088
模拟与混合信号
-
在MSP432 LaunchPad上运行MicroPython
- [i=s] 本帖最后由 dcexpert 于 2016-10-1 00:52 编辑 [/i][font=Tahoma, Helvetica, SimSun, sans-serif]首先需要下载国外网友BonifaceBassey移植的[/font][font=Tahoma, Helvetica, SimSun, sans-serif][url=https://github.com/Boniface
-
dcexpert
MicroPython开源版块
-
申请开发板
- 申请!
-
slpsnoopy
NXP MCU
-
关于内部信号走全局时钟网络的问题
- 各位大侠好,我现在有个问题没搞清楚,请教下.FPGA产生的一个内部频率信号怎么走全局时钟网,我目前是例化了这样一个代码,clk0是内部逻辑分频产生的信号BUFG myclock(.I(clk0),.O(clk1));想让clk1布局布线的时候走全局时钟网,但是貌似没有实现,请问是不是还少什么东西?求高手指点。。。
-
一丝执念
FPGA/CPLD