logo 大学堂

数字集成电路分析与设计

半导体 集成电路 共71课时 13小时50分39秒
简介

集成电路(IC)早已是无处不在,而其中绝大部分是数字IC。这门课让你学习数字IC的晶体管级基本单元、模块和简单系统的分析方法,具备初步的数字IC设计能力。

本课程主要从晶体管级和电路级讲授数字集成电路的分析与设计。以CMOS集成电路为主,从回顾基本的集成电路器件开始,讲述CMOS反相器、组合逻辑电路、时序逻辑电路分析设计、算术运算逻辑功能部件、互连线模型和互连线寄生效应,并介绍常用数字集成电路设计方法和流程,重点针对数字集成电路基本单元的各种电路类型,从电路结构原理及其面积、速度、功耗等方面进行分析和设计优化。

课程目录
展开全部

推荐帖子

招聘兼职 STM32项目
负责STM32 AD部分数据采集然后通过USB传送到pc.2009-06-16--------------------------------------------------------------------------------广州日普电子有限公司梁先生广州科学城玉树工业区H栋东座3楼电话:020-82260121传真:020-82260157手机
renfeide112 stm32/stm8
ATMEL系列IC/MCU/单片机/芯片解密
ATMEL51系列IC芯片解密MCU单片机破解未尽型号,请来电咨询!张工:13760303660AT89C1051AT89C2051AT89C4051AT89C51AT89C52AT89C55AT89C55WDAT89C55RCAT89C55RD2AT89S51AT89S52AT89S53AT89F64AT80F51AT80F52AT87F51AT87F52
gundan 嵌入式系统
Windows CE下播放器OSD叠加问题
敲锣打鼓,各位走走停停,进来看看问题,发表下意见,帮忙解决问题了~最近在做一个播放器,用的是TCPMP,想实现的功能是实现全屏播放时,当有触屏动作发生时,控制按钮显示出来,叠加在图像层上。(使用2443)上面是需求,也是设计规格;问题:现在在播放的时候,触屏动作发生,但按钮描画不成功,具体表现为,和视频显示重叠部分不能描画,其他部分描画正确。猜想是在与视频重
6565 嵌入式系统
求ep2c8q208c8能完成的主要功能
刚接触fpga,还是文盲级别,求大神解答
一路为将来 FPGA/CPLD
8962的系统时钟设置问题(不用库,直接操作寄存器)
代码:#include <lm3s8962.h>void Delay(void){ unsigned long Tmp = 0xFFFFFF; while(--Tmp); }int main(void){ unsigned long RCC; unsigned long RCC2; RCC = SYSCTL_RCC_R; RCC2 = SYSC
luster 微控制器 MCU
使用同步链处理亚稳态后,仍然可能会出现输入逻辑与输出逻辑不一致的情况吧???
在处理亚稳态时,很多资料都是说用同步链(多个D触发器)可以大大降低亚稳态问题,我觉得其作用也就是使得下一级的输入是一个确定状态,但并不一定能保证输入信号与同步链后输出信号逻辑是一致的吧?这样的话,后一级输入仍然是错误的逻辑状态,那避免不避免亚稳态还有什么意义呢?请各位讨论!
eeleader FPGA/CPLD
网友正在看 换一换

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved