本课程面向全日制专业学位研究生，以工程应用为重心，以“测控技术与嵌入式系统研究生实践平台”为依托，以时域测试技术为背景，通过软、硬件的综合训练，让学生掌握以需求为驱动、以通用硬件为基础、以代码设计为手段的实现技术。主要内容包括了解时域测试的基本概念，理解数据采集原理和方法，学习并掌握 DSP 程序设计和 FPGA 逻辑设计的技能，了解相关硬件芯片的特性和控制方法，并通过 DSP 和 FPGA 来控制模拟通道、ADC、键盘、LCD、接口等硬件，实现时域测试系统的各种功能。
共12课时3小时45分55秒
本系列教学视频由赛灵思高级战略应用工程师带领你从零开始，一步步深入掌握 HLS 以及 UltraFAST 设计方法，帮助您成为系统设计和算法加速的大拿！本课程包含五个主题：Vivado HLS的设计流程、采用C或C++描述算法时的代码风格、for循环的优化方法、数组的优化方法 、输入/输出端口的实现方式。
共23课时4小时38分6秒
介绍英特尔®FPGA可编程加速卡（PAC）和面向英特尔®至强™CPU和FPGA的加速堆栈等产品的最新进展和技术路标，并举例介绍英特尔®FPGA可编程加速平台在人工智能、数据分析和数据库、基因工程、视频图像处理以及金融服务等领域支持的多种解决方案 。
共1课时48分35秒
《Verilog HDL设计与实战》分为四个部分：ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作，包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后，以实例为切入点，从简单到复杂，介绍组合电路的建模、时序电路的建模和综合实例的设计。
共26课时8小时2秒
课程目标是通过本课程及其它相关课程的学习，使学生能够掌握硬件描述语言设计数字系统的手段、方法和思想，掌握常用EDA开发软件,将HDL硬件描述语言编程方法和FPGA的开发技术及符合工程规范的系统设计技术有机地融合在一起。同时了解学科最新进展，理论与联系实际，培养学生的动手能力和综合创新能力。
共30课时20小时45秒
QuartusⅡ软件的基本操作、VHDL语法介绍、FPGA设计实例和NiosⅡ设计实例。首先介绍了QuartusⅡ的基本操作，包括工程的新建、代码的编辑、原理图的设计、VHDL代码设计、仿真及FPGA配置文件的下载等FPGA的设计。之后详细介绍了VHDL的基本语法，且配合VHDL程序实例以一个一个VHDL知识点的方式介绍，让读者从复杂的VHDL语法中解脱出来。然后，以实例为切入点，从简单到复杂，介绍了组合电路的建模、时序电路的建模、综合实例的设计。接下来在NiosⅡ的讲解中，基于DS18820的温度传感系统和基于PCF8563的时钟实时显示系统。
共22课时8小时30秒
