课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

推荐帖子

OP计算救助
最近在研究OP计算问题,烦请指教一下: 低功耗運放LF441的主要指標為: 專案                     單位      ?? 輸入失調電壓      &...
holly8301 嵌入式系统
过年了,没啥事,散点分给大家吧!
祝大家牛年进步! 为了提倡环保,节省纸张,在春节千万别送我贺卡,请在尽可能大的人民币上写下祝福的话送我就可以了,节约是美德,祝春节快乐!...
hanna207 嵌入式系统
用定时器实现流水灯 简单的C程序问题
问题是用前面的可以实现 灯循环亮灭亮灭 但是用下面注释的部分就不行 现象是所有灯全亮迅速灭掉然后第2个灯正常亮 灭 再所有灯迅速亮灭 然后又跳到最后倒数的灯亮灭 很乱 感觉2个程序应该一样啊 为什么啊 #include #include #define uchar unsigned int uchar a,num1; void main() {     &nbs...
rolim 嵌入式系统
电路识图18-电源过流保险电路原理分析
本帖最后由 tiankai001 于 2018-2-11 14:16 编辑 电源电路中的过流保险电路起过电流保护作用,即当流过电路中的电流达到一定程度时,电路中的保险丝(即熔丝)或熔断电阻自动熔断,切断电流的回路,防止大电流进一步损坏电路中的其它元器件。过流保险电路中主要使用保险丝,又称为熔断器。另外,还有一种叫熔断电阻器的元件也具有过电流保护作用。保险丝电路主要有下列几种:交流高压回路保险丝...
tiankai001 综合技术交流

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved