课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

推荐帖子

调试GPRS模块问题
HI 各位高手:   小弟想知道,调GPRS的时候依次要发那些命令各是什么意思?不同的MODEM调的时候,要做的事大概差不多吧。有关这块,有没有什么好资料啊,发给我一份或给个网址(279578853·QQ。COM)。   我自己在试着调的时候,发现MODEM已经返回CONNECT了,可是这时候终端就好像死掉一样,敲什么都不管用。断开后在连上就会返回一个N...
darkkingdom 嵌入式系统
请问如何在windows mobile 6中清除ms 蓝牙协议栈
各位:    我在开发windows mobiled手机项目的时候,需要用到第三方的蓝牙协议栈。但必须先清除微软自带的蓝牙协议栈。在windows mobile6的帮助文档中,说得很清楚,修改 Platfom/FILES/ oem.cpm.csv文件,添加: CE_MODULES_BTD,IGNORE IGNORE 移除该模块 但是我Makeimg,甚至Builda...
bblfeng 嵌入式系统
EEWORLD大学堂----Microchip 安全系列9: 利用 TrustFLEX 安全元件进行固件验证
Microchip 安全系列9: 利用 TrustFLEX 安全元件进行固件验证:http://training.eeworld.com.cn/course/5812...
hi5 综合技术交流
华为的工作压力到底有多大?
本人对硬件研发比较感兴趣,碰巧华为(成研所)有比较适合的职位。但是舆论都说华为的工作压力很大!麻烦知情的人士告知小弟一下,难道这个压力真的很大,以至于普通人承受不起?...
bestden 嵌入式系统

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved