课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

推荐帖子

CE5.0中逻辑中断的申请问题
想问一下大家,你们在写驱动时,使用中断的时候都是怎么申请的中断呢,是调用KernelIoControl()申请,还是从注册表中与相应驱动对应的子键中读Irq值使用呢,他们都用到在Oalintr.h定义的逻辑中断号了吗,新手,请指教,拜托了...
lawly 嵌入式系统
关于E时尚便携音箱的拆缷
今天我同事给我一个东东要求修下。原来它进水了,我没办法只得打开看看,同事么不都朋友么???   可是给我,我却楞了。除后屁股一个螺丝外根本没螺丝。          可是我是老工程师了 。我的一个同事让我看下网上有没有怎么拆缷我搜了,关于这款还真没有。      &n...
ddllxxrr 综合技术交流
SD卡怪现象,不知道大家遇到过没有。
WinCE下,一张128M的SD卡,第一次插入的时候,可以正确识别,第二次插入的时候,无法被识别。 发生错误的是第二次卡无法正确的响应ACMD41这个命令,返回的卡的状态始终不对。 我也量过了,DATA Line是高电平,属于正常的。但是就是不能响应。...
zyandll 嵌入式系统
什么是拉电流?什么是灌电流?
一、什么是拉电流?所谓“拉电流”,是指驱动负载的电流方向为从电路输出端流向负载。如下图所示的发光管驱动电路,当输出端(逻辑门)为高电平时,才能使二极管正向连接,从而实现二极管发光,这样的方式就是拉电流输出。 二、什么是灌电流?所谓“灌电流”是指驱动负载的电流方向为从负载流向电路输出端。如下图所示,当输出端(逻辑门)为低电平时,发光二极管才能处于正向连接状态,导通发光,这样的方式就是管电流输出...
tiankai001 综合技术交流

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved