课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

推荐帖子

求T9输入法,拼音和笔画。
    如题!开发PDA,用的是windows CE5.0,键盘如手机键盘,实现用键盘来输入。参考网上资料尝试加入T9输入法都没能实现。求助各位大虾是否有拼音和笔画的T9输入法?以及如何实现方法。 如果有大虾可以解决的话可以谈价格! ...
hsd325 嵌入式系统
急:请问TLP627次级是否可以接24V直流呢,输入端TTL电平是否可以驱动
如题,因为需要控制24V直流考虑TLP627,负载大概1-5K,不知道是否可以实现 输入端想用TTL控制,电阻1.1K,不知道有没有大了 多谢啦...
xy2002 嵌入式系统
EEWORLD大学堂----如何解决PSoC Creator 安装后运行时的出错问题
如何解决PSoC Creator 安装后运行时的出错问题:http://training.eeworld.com.cn/course/2013这段视频介绍了解决PSoC Creator安装后运行时出现的寄存器出错问题的方法。...
chenyy 嵌入式系统
S3C2450平台上使用imaging API显示PNG,PNG透明部分显示白色
重新发帖! 开发平台:Platform Builder5.0, EVC4+SP4 硬件平台:urbetter公司2440和2450硬件平台 问题:定制系统时,添加Still Image Decoders下的JPG Decoder和PNG Decoder后,MFC开发应用程序,利用API对JPG,PNG的支持来显示JPG,PNG,当在为2440定制系统上运行时,JPG,PNG的显示都没...
ivory1024 嵌入式系统

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved