顶层测试Verilog模块

时长：9分1秒
日期：2015/04/15
收藏视频
分享

上传者：chenyy
去评论

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

换一批猜你喜欢

推荐帖子

使用itop4412开发板单独编译驱动模块: 上面我们的驱动是放在了内核源码的目录下来实现的编译成驱动模块，很多时候我们都是拿到一个驱动源码，不需要把他放到内核源码里面，而是直接把他编译成驱动模块，下面我们来讲下实现方法，我们还是以蜂鸣器的驱动为例来讲解。 1）因为开发板带的内核默认是把蜂鸣器直接编译到内核里面了，所以我们要重复前边的步骤“1”到步骤“19”，完成这些步骤以后，把生...; 塔7呃嵌入式系统

关于1602显示问题: 先给我的代码, CW DATA 0F9FCH         ;写指令 CR DATA 0F9FEH         ;读状态 DIW DATA 0F9FDH         ;写数据 DIR DATA 0F9FFH&n...; xyw 嵌入式系统

急求助:有没有TTL电平直接转232和485两种电平的器件?有成品最好.: 有没有TTL电平直接转232和485两种电平的器件?有成品最好. 也就是说用这个产品有三个接口.可以直接把TTL电平转成232和485信号输出....; flyinsky1215 嵌入式系统

编译的问题 msp430f2418: Warning[408]: Only 16bit will be pushed to the stack. Use size specifier to avoid warning. C:\Documents and Settings\Administrator\桌面\UCOS_II\Port\Os_cpu_a.s43 216 用430F2418单片机编辑UCOS_II 的时候出现 “Warn...; flywith 嵌入式系统

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 顶层测试Verilog模块

换一批猜你喜欢

用户评论

推荐视频更多

相关下载更多