课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

推荐帖子

关于51学习板USB不能控制供电 和 不停执行
我买了块AT89S52学习板 有2个接口 一根是USB借口 这个接了之后 电源按钮可以控制单片机 但是还有一个是ISP并行口转USB的接口 接了之后就不能控制电源了 就一直供电 很郁闷 而且还有1个问题就是用KEIL写了段最简单的程序 为什么我没有用循环语句 也没有进入死循环 单片机还是不停的循环执行MAIN函数 太郁闷了 有高手帮我下么...
thanks1 嵌入式系统
LCD1602显示不出想要的结果.....
//第一行 显示‘a’ 第二行显示“welcome” #include void initial_lcd(void);           //初始化 void write_code(unsigned char m);   //写代码 void write_char(unsigned char m);&nbs...
yellowbo 嵌入式系统
一周下载最多的电子技术资料大汇总
这一周很多网友都在下载电子类的资料,是不是最近有什么活动?或者大家都复工了,开始查资料了。独乐乐不如众乐乐,小管就把这些下载最多的资料汇总出来,列在这里,有兴趣的网友也可以收藏起来!   电子工程师自学速成——入门篇:http://download.eeworld.com.cn/source/609972 电子工程师自学速成—&m...
高进 综合技术交流
虚拟网卡如何编写?
我希望写一个虚拟网卡驱动, 这个驱动完成的功能是, 可以在添加硬件里面添加这个驱动,然后在网络里显示一个本地连接,可以设置ip,在设备管理器里多了一个虚拟网卡. 然后再创建一个设备,设备可以和这个虚拟网卡进行通信. 设备和虚拟网卡都在同一个网段里....
fhnnel 嵌入式系统

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved