组合逻辑举例（2）：一个8 bit三态数据通路控制器-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

简单的dsp代码，谁能教教我: //初始化EVA定时器1EvaRegs.T1PR=0xFFFF;//定时器1周期EvaRegs.T1CMPR=0x3c00; //定时器1比较器EvaRegs.T1CNT=0x0000;//定时器1计数器//TMODE=连续递增/递减计数，定时器使用，比较使能EvaRegs.T1CON.all=0x1042;这句话EvaRegs.T1CON.all=0x1042;为什么给个0x1042就是这样迷惑; bing 嵌入式系统

2009年全国大学生电子设计竞赛实施过程说明.doc: [i=s] 本帖最后由 paulhyde 于 2014-9-15 08:57 编辑 [/i]2009年全国大学生电子设计竞赛实施过程说明.doc; ahshan 电子竞赛

1302读出的时间不走怎么回事啊。。。哪位大哥指教一下啊: #include#include#define uchar unsigned char#define uint unsigned int//位选段选#define we_set PORTA|=BIT(0)//#define we_clr PORTA&=~BIT(0)//#define du_set PORTA|=BIT(1)//#define du_clr PORTA&=~BIT(1)////13; wanghongfaxue Microchip MCU

我与EE相识这5年——jiming: [i=s] 本帖最后由 jiming 于 2016-4-9 16:22 编辑 [/i][size=4] EEWORLD成立十周年了！{:1_124:}好高兴啊！可我也老了十年了！时间太久了，我都不知道我是什么时候注册的会员了？反正肯定超过五年了!为什么呢？我已经感觉到面颊上面的皱纹多了好多条了。:Sad: ！！可能超过五条了！！！:hug: 真心祝愿：电子工程世界+ 越办越好！[/size][; jiming 聊聊、笑笑、闹闹

无线数传模块nrf2401a: 谁有无线数传模块nrf2401a的[color=Red]教学视频[/color]，急求啊，，，{:1_118:}，编程读不懂啊; LED点阵无线连接

MSP430 adc模数转换程序: /*************参考电压2.5V,给6.0i/o口电压（不超过3.3v）查看adc12mem0中的值，2.5/4096*adc12mem0，即为真实电压*************/#include msp430f5529.hvoid main(void){volatile unsigned int i;WDTCTL = WDTPW+WDTHOLD;//关闭开门狗P6SEL |= 0x0; 火辣西米秀微控制器 MCU

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 组合逻辑举例（2）：一个8 bit三态数据通路控制器

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多