课程介绍
相关标签: FPGA Xilinx Vivado
如何在Vivado IP集成器中使用多时钟域
如何创建、管理Vivado中运行的综合与实现
UltraFAST 设计方法实用功能:Checklist
Xilinx Tcl 库的介绍
如何使用IP集成器(IPI)打包定制IP
在Vivado中使用Cadence IES仿真MicroBlaze设计
如何在Zynq上使用Vivado IP集成器(IPI)
如何使用Vivado时序约束向导
如何使用UltraScale内存控制器IP
使用Vivado器件编程器对FPGA进行非直接编程
在Vivado System Generator设计中指定AXI4 Lite接口
System Generator中的多时钟域介绍
如何在Vivado中存储和恢复时序报
在Vivado中采用Synopsys的VCS仿真Zynq BFM设计
在Vivado中使用Synopsys VCS来仿真MicroBlaze设计
Xilinx MicroBlaze 视频介绍
高级时钟异常的错误路径、最小/最大延迟与设置的案例分析
UltraFast设计方法中的时序收敛
Vivado 设计套件安装向导
Vivado时序收敛技术物理优化
显示全部 ↓
换一批猜你喜欢

推荐帖子

fpga设计计数器延时
用fpga设计了四位计数器,在仿真时,输出脚q0,q1,q2,q3不能同时跳变。导致从一个状态到下一个状态中间有一个暂态,如1000变1001的中间有0111的一个暂态。各种时钟频率都试过从10M到100M,都一样。请高手赐教。谢谢!!!!急!!!!!!!...
happyxiaoyaozi FPGA/CPLD
FPGA设计整洁代码3-信号命名和定义应该明确
在设计中,我们不断的给目录、源代码、文件、函数、变量、参数、类、封包进行命名与定义。当一件工作需要进行的次数非常之多,足以证明它是不可或缺的基本工作。我们一定要知道一点,基础工作是整个项目的基石。忽视抑或是轻视基础工作是一件非常错误的工作理念。我们需要用最严谨认真的态度去对待,同时作为回报,它将令你的作品显得专业而优雅。我们以信号的定义为例来说明这个问题。先来看这么一组代码: &nbsp...
guyu_1 FPGA/CPLD
单片机原理要怎样才能学
果是新手那你就由C51开始吧,C51单片机是最基础的单片机也上最有用的单片机,学好他很重要,最好花点时间来了解他的硬件基础.这样以后编程就很快了,这个不像c语言,他要结合硬件电路,接口电路! 何谓单片机 一台能够工作的计算机要有这样几个部份构成:CPU(进行运算、控制)、RAM(数据存储)、ROM(程序存储)、输入/输出设备(例如:串行口、并行输出口等)。在个人计算机上这些部份被分成若干块芯片...
探路者 单片机
外部存储器 EPCS后面的数字
外部存储器EPCSx   这个x表示一个数字 我想知道这个数字代表什么意思 怎么确定 是根据选用的fpga芯片确定呢 还是 根据选用的外部存储器芯片确定呢 ?...
xiha FPGA/CPLD

用户评论

chenyy
走过路过不要错过,最新最好的FPGA设计工具之一,不学习就out了
2015年05月11日 14:19:39回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved