课程介绍
相关标签: FPGA Xilinx Vivado
设计流程介绍:怎样使用Vivado IPI做一个基于Zynq的设计
怎样使用Vivado IPI做一个基于Zynq的设计
如何通过Vivado IPI将AXI流IP连接到Zynq
如何创建自定义IP并用Zynq控制
显示全部 ↓
换一批猜你喜欢

推荐帖子

静态文本框属性的设置问题
大家好,请问我在STATIC的静态文本中设置属性项的Center Vertically设置为选中,这时文本在中间显示,但一运行程序 文本又是在Top了请问是什么原因啊?...
lfq280222540 嵌入式系统
时序约束问题
设计在timequest时序仿真时,会出现setup建立时间时序问题。问一下,是不是一定要修改成slack为正才表示工程能正常运行,对于两个引脚间数据延时很大该怎么修改,...
shuxueaw FPGA/CPLD
终于找到可以正常用的proteus 8.2 sp2了
replyreload += ',' + 1882833; 本帖最后由 dcexpert 于 2015-8-29 11:38 编辑 终于找到可以正常用的proteus 8.2 sp2了,可以仿真一下Cotex-M0芯片了,虽然目前只有NXP的M0。 新版本:proteus 8.3sp2 游客,如果您要查看本帖隐藏内容请回复 ...
dcexpert 单片机
Emulator x86 Win32[WCE emulator] Debug測試作業系統鏡像錯誤..
Emulator x86 Win32[WCE emulator] Debug測試作業系統鏡像錯誤.. 訊息如下: One or more files from the Emulator for Windows CE installation is missing. Please reinstall Emulator for Windows CE and try again ...
asterli 嵌入式系统

用户评论

chenyy
细节决定成败
2015年05月15日 16:52:39回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved