课程介绍
相关标签: FPGA Xilinx Vivado
如何在Vivado IP集成器中使用多时钟域
如何创建、管理Vivado中运行的综合与实现
UltraFAST 设计方法实用功能:Checklist
Xilinx Tcl 库的介绍
如何使用IP集成器(IPI)打包定制IP
在Vivado中使用Cadence IES仿真MicroBlaze设计
如何在Zynq上使用Vivado IP集成器(IPI)
如何使用Vivado时序约束向导
如何使用UltraScale内存控制器IP
使用Vivado器件编程器对FPGA进行非直接编程
在Vivado System Generator设计中指定AXI4 Lite接口
System Generator中的多时钟域介绍
如何在Vivado中存储和恢复时序报
在Vivado中采用Synopsys的VCS仿真Zynq BFM设计
在Vivado中使用Synopsys VCS来仿真MicroBlaze设计
Xilinx MicroBlaze 视频介绍
高级时钟异常的错误路径、最小/最大延迟与设置的案例分析
UltraFast设计方法中的时序收敛
Vivado 设计套件安装向导
Vivado时序收敛技术物理优化
显示全部 ↓
换一批猜你喜欢

推荐帖子

请教一个关于嵌入式,硬盘名字的问题 急啊!到现在还没找到解决方法
我想问一下当一个可移动设备插入到系统上时,一般会显示什么名字? 1、嵌入式系统对可移动硬盘、软盘、光盘等的命名规则,各在wince下的显示名称 2、在注册表中的显示,我查看了一下注册表,有HDProfile,USBHDProfile,USBCDProfile,USBFDProfile等类型,U盘是不是在wince里面有多少种显示名字啊? 3、我是否通过读注册表就可以得到当前插在系统上的USB...
oooooooooo 嵌入式系统
请问哪里有s3c24A0/s3c2460开发板卖
想找一块带MPEG解码的ARM开发板,2440放MPEG4,320*240还行,太再放大些,就太慢了。 知道的请帮推荐一下,找了N家,都说没有。 不知道为什么都不卖这板子?...
ifree6 嵌入式系统
ZRtech Altera CycloneIV FPGA开发板--红外接口原理
本帖最后由 南盗 于 2014-7-11 10:22 编辑 话说红外接口很常见,各种单片机开发板上都有,可惜以前没玩,好吧,那就零基础开始吧。于是便开始了:按照光盘中实验4所说:建立一个signaltap ,来观察IRDA接收后的数据。下面就来分析一下:按下了5(遥控器上),接收到的数据如下: 这个时候看看红外手册了,由于想快速上手,偷了个懒,网上下载了中文版。共享出来哈。首先改红外接口...
南盗 FPGA/CPLD
AS 模式下,同一片EPCS16配置多块FPGA的问题?
目前常见的做法:     AS方式,一片存储器配置一块FPGA,配置运行都没问题。    如果要AS方式,一片存储器配置多块FPGA,请问可行吗?   如果可行,硬件怎样设计,配置软件怎样改变?原理怎样?   有达人知道否?   需要注意了,这而配置文件也不同,就是EPCS芯片的配置文件也不同,FPGA...
eeleader FPGA/CPLD

用户评论

chenyy
走过路过不要错过,最新最好的FPGA设计工具之一,不学习就out了
2015年05月11日 14:19:39回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved