课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

推荐帖子

ipcamera报错,Render RTSP Source To VMR FAIL!
小弟用了NXP的一款ipcamera,在浏览器上输入ipcamera的IP地址后,想通过RTSP来查看ipcamera拍到的实时视频。网页弹出 Render RTSP Source To VMR FAIL! You may not harve decoder 0r conner to RTSP sver fail.的字样 我用的是64bit Win7系统,浏览器ActiiveX插件允许已勾选...
月痕 嵌入式系统
S3C6410 完整板DataSheet 下载地址
S3C6410 DataSheet 下载 http://www.newmsg.com/bbs/index.asp?boardid=3...
vairkey 嵌入式系统
共享很多通信好资料! 刚发现一个通信的论坛,内容蛮不错的,加散分喽~
    很多资料啊,都是免费的     无线通信部分:     无线通信基础     http://www.itgoal.net/viewthread.php?tid=6982&extra=page%3D1     天线基本知识及应用     http://www.it...
linfeng413 嵌入式系统
新入手了一台甲醛TVOC检测仪,评测帖
本帖最后由 wo4fisher 于 2016-7-23 09:58 编辑 新家收拾房子,这个小区都是新房装修的,一进单元门,楼道里的味道,五味杂陈啊。再说现在甲醛、PM2.5炒的热热的,因为孩子小,心里也是怕怕的,前几天入手了一台空气净化器,可是用了几天,想想,不对啊,单在家里每天净化,不知道效果,也是盲人摸象啊,于是这台便携检测仪就来了。全家福: 仪器很小巧的样子,电源用两节7号电池供电,...
wo4fisher 综合技术交流

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved