课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

推荐帖子

几款在线输入法评测
流在线输入法评测 在线输入法,是一种以网络为基础的基于WEB浏览器运行的输入法。它无需下载安装,仅需要通过浏览器运行即可输入。它的最大优点是其能够跨平台、跨浏览器,无论是没有汉字输入的操作系统还是不方便安装中文输入的工作环境,都可以通过浏览器迅速完成汉字输入,给用户提供了极大的方便。 目前提供在线输入的网站有很多,经我个人试用,筛选出了4个进行对比评测。 分别是InputKing在线中文输入...
风色DIY 嵌入式系统
基于Windows程序设计的一个小问题
#include LRESULT CALLBACK WndProc(HWND,UINT,WPARAM,LPARAM); //---------以下初始化窗口类------------ int WINAPI WinMain(HINSTANCE hInstance,HINSTANCE hPrevInst,LPSTR lpszCmdLine,int nCmdShow) {   &nb...
zuoqi 嵌入式系统
>>>>诚心请教大侠个人发展问题,大侠请进,菜鸟勿扰
在下以十二万分的诚心向各位先贤前辈请教人生大事.欢迎有志的兄弟发表言论.如果不喜欢的兄弟可以绕道,没必要乱说.菜鸟勿扰 希望能有大侠对在下的发展方向做出建议 在下今年24,上海读研即将毕业.本科学的通信,基础扎实,自认为领悟了通信的半点精髓.后来迫于生计(家里较穷)为了赚生活费开始学VB帮人开发程序.目前已经独立完成很多项目,大项目没敢接但是小的基本是不断.读研郁闷转行了,学的是IC设计,但是...
yelingxin 嵌入式系统
嵌入式技术交流QQ群
        群号:37829738 希望各位同仁共同交流有关ARM,单片机,LINUX,人工智能技术...
stonepal 嵌入式系统

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved