课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

推荐帖子

stc89c52走马灯编程问题 我是个新手研究很久了 也没解决 先谢谢大家了 希望大家能帮助我一下 很简单的问题
#include #include #define unit unsigned int #define nchar unsigned char nchar temp; void delay(unit z); void main() { temp=0xfe; P2=temp;   while(1)   {   te...
sofy231 嵌入式系统
eVC or VC 如何调用tablet PC 手写输入?难
有一款华硕的平板PC, tabletPC 自带了一手写输入, 如何在程序中进行调用? 谢谢。。 手写输入有像其他文件那样的*.IME文件吗?谢谢!...
cocalli 嵌入式系统
用directshow显示jpg的问题
   根据DirectX的例子写了一个用directshow播放视频的例子,下载到WinCE下,发现可以播放avi,mepg等格式, 却不支持jpeg图片格式.这个是什么原因?是不是缺少什么库文件?还是filter没有写好,缺少什么函数调用之类的?    请各位大侠指点一下啊! ...
wawj1819 嵌入式系统
EDU数据库使用方法
最近在Wince上做EDU数据库的毕业设计,编译的时候,EDU数据库的装载数据卷CeMountBDVolEx函数,卸载数据库卷CeMountDBVolEx函数,总之和EDU数据库相关的函数都不能用,EDU数据库下各种结构如CEPROPSPEC也提示:“ undeclared identifier”。哪位大侠能帮我解答一下这是什么问题?要添加什么头文件才行? 我已经在项目属性的C/C++的预编译器...
hellodsp 嵌入式系统

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved