课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

推荐帖子

请教 SPI wifi 调试
    平台:2440      wifi 模块:WM-G-MR-09 现在把GSPI8686.reg 导入,在platform.bib文件中打包 ;------------------------------SPI wifi--------------------------- GSPI8686.dll   ...
bfy520 嵌入式系统
工程移植的问题。
我有个EVC开发的PDA应用程序,放在Test文件夹里。现在要用.net2003打开,可是直接打开项目,浏览到Test文件夹里无法看到原来的工程文件以及源文件。然后,我用.net2003新建了个空C++项目MFC应用程序,然后再打开还是看不见,最后添加现有项打开Test文件夹,可以看到源文件了,可是单纯得把他们添加近来似乎不能编译通过。 请问,如何能把EVC开发的PDA应用程序移植到.net20...
wmin99 嵌入式系统
请问没有系统的UART编程和CE下的UART编程的区别?
撇开软件部分不说,单看硬件方面的设置: 1)基于ARM7裸机的串口简单的编程:如串口初始化,设置波特率,寄存器设置,中断向量设置等 2)自己基于CE下编一个串口驱动,也是要向上面一样设置ARM芯片的初始化吗?和裸机的那些设置是一样的道理吗? 上述两者的设置是一样的吗? 还有一个问题是CE自带的ser16550.c里的设置和上面的是一样的对ARM的串口的初始化吗? 请好心人解答一下,小弟在...
gary_81 嵌入式系统
拆一个电动牙刷的声波电机
这种电机结构和普通玩具里的有刷直流电机类似 不同的是内部应该有限位装置,转子只能小角度正反转动 交替切换输入电源的极性就可以让电机转子高速摆动 这个电机实测在500Hz时震动效果最好。     ...
littleshrimp 综合技术交流

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved