课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

推荐帖子

外部中断打断数码管显示,如何解决?
    本人初学单片机,需要用数码管、AT89S51、按键实现一可调时秒表。在调试程序过程中发现,当按键触发外部中断时,会打断显示程序。哪位大侠能给小弟一些指导,不胜感激!(两个数码管)程序如下: #include #define uchar unsigned char sbit p10=P1^0; sbit p11=P1^1; sbit p32=P3^2; sbi...
zhangrj1999 嵌入式系统
11 UCOS-II 任务调度
任务调度是内核的主要职责之一,就是要决定该轮到哪个任务运行了。多数实时内核是基于优先级调度法的,UCOS也不例外。每个任务根据其重要程度的不同被赋予一定的优先级。基于优先级的调度法指,CPU总是让处在就绪态的优先级最高的任务先运行。然而,究竟何时让高优先级任务掌握CPU 的使用权,有两种不同的情况,这要看用的是什么类型的内核,是不可剥夺型的还是可剥夺型内核。上一次咱们已经介绍了可剥夺型内核和不可剥...
兰博 嵌入式系统
怎样知道菜单
比如,点击 文件 下的 打开  ,我想在点击文件之前,重新生成菜单,我该怎么做啊?谢谢...
UUG 嵌入式系统
寻PDA合作
大家好:    我想找一家PDA厂家来做我们公司产品的一个项目。需要PDA能够有无线网络功能,以及方便的应用程序设计。最好是基于WinCE系统的程序设计。希望有相关信息和厂家能提供资料。谢谢。    我的联系方式是:lg_china97@hotmail.com. ...
glancegreen 嵌入式系统

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved