课程介绍
相关标签: FPGA EDA RTL
课程目标是通过本课程及其它相关课程的学习,使学生能够掌握硬件描述语言设计数字系统的手段、方法和思想,掌握常用EDA开发软件,将HDL硬件描述语言编程方法和FPGA的开发技术及符合工程规范的系统设计技术有机地融合在一起。同时了解学科最新进展,理论与联系实际,培养学生的动手能力和综合创新能力。
显示全部 ↓
换一批猜你喜欢

推荐帖子

【FPGA问题讨论】用XILINX自带的XST做综合遇到问题
之前是用synplify的,现在改用XST,但是发现UCF文件中的一些语句不知道怎么写,比如用synplify是可以这样写,用XST呢,该怎么改? INST genblk0.FC_GTX_[0].FC2_DUAL LOC = GTX_DUAL_X1Y11;其中FC_GTX是用generate和for产生的blocks。有没有大虾知道,麻烦指点下。谢谢...
eeleader FPGA/CPLD
testbench设置的问题
本帖最后由 平漂流 于 2017-5-21 11:10 编辑 如图,看Verilog仿真视频教程里面,在testbench设置时候,直接复制“blocking_vlg_tst”到top level module in test bench,在testbench name里面就自动生成“blocking_vlg_tst”,然后别人就把testbench name改成“blocking”。后来我在...
平漂流 FPGA/CPLD
编译又有错误了,请教怎么改啊?
我直接按步骤建立的 OS ,没做修改直接编译,出错,错误还真多,高手帮帮忙。看看是什么错误,帮我改改。 BUILD: [00:0000000524:PROGC ] Building COMPILE Pass in C:\WINCE600\PLATFORM\SMDK2440A\Src\Drivers\Touch\ directory. BUILD: [01:0000000534:PROGC ] ...
wq1127 嵌入式系统
CORDIC 后仿过程中报的错
CORDIC 后仿过程中报的错 我仿真的平台是ISE10.1   器件 Virtex-5 SX50T   speed-3 ISE10.1中,CORDIC IP核不支持Virtex-5。在网上搜索到说解决方案是在Virtex4器件中调用CORDIC ip核,然后把器件改成Virtex-5就可以了。 我也按照这种方法做,选择Virtex-4 SX55T...
flyingsky221 FPGA/CPLD

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved