00:00/00:00
×1
  • ×1
  • ×1.25
  • ×1.5
  • ×2
  • ×3
  • ×4
  • ×5
60%
用户鉴权失败,请先注册成为百度云用户
百度云
课程介绍
相关标签: FPGA Xilinx Vivado HDL
这个培训将会深度介绍适于Xilinx可编程门阵列的HDL代码风格, 产生和验证时序约束的正确方法, 和如何利用分析和布局规划工具分配时钟和管脚,产生物理约束以达到最大设计性能. 对于初次从事FPGA设计或使用Vivado软件的工程师, 我们推荐观看这个录像.
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    说说你所知道的电子产品代工厂前景是怎么样的?
    [color=#333333]我是做电子产品代加工的,工厂在广东省深圳[/color][color=#333333]市龙岗区, 人员规模为100人.面积有2000多平方,现在没有稳[/color][color=#333333]定的客户,我该怎么去开拓业务?欢迎大家各抒己见,给我点意见。[/color]
    lf8899 聊聊、笑笑、闹闹
    usb hub 设计
    我用NEC的USB HUB芯片自己设计了一个USB HUB通信板,结构是这样的:PC接nec upd720112的1转4HUB芯片,upd720112其中两个下行口分别接upd720113 1转7的HUB芯片,然后每个upd720113的7下行口再分别接串口转换芯片,每个hub芯片全部是分别单独供电的。现在的问题是,在有的电脑上,每次插拔所有设备启动连接都正常:3个usb hub device,1
    excellence 嵌入式系统
    四脚有源晶振电路图
    四脚有源晶振电路图  1、外型  2、管脚  3、四脚有源晶振EMC设计标准电路  四脚有源晶振怎么使用  有源晶振一般都有个标志,附近的脚是1#脚。从顶部看是逆时针方向数脚的编号,2#脚接地,3#脚振荡输出,4#脚接电源。  接DS1307时,将振荡输出脚与DS1307的X1脚相连,DS1307的X2脚悬空。有源晶振使用时要注意电压是否符合。  有2个引脚的无极性元件,需要借助于时钟电路才能产生
    Jacktang 模拟与混合信号
    AMS1085
    AMS1085中文规格书
    szbeina88 综合技术交流
    在一个大的电容上还并联一个小电容的原因
    大电容由于容量大,所以体积一般也比较大,且通常使用多层卷绕的方式制作,这就导致了大电容的分布电感比较大(也叫等效串联电感,英文简称ESL)。电感对高频信号的阻抗是很大的,所以,大电容的高频性能不好。而一些小容量电容则刚刚相反,由于容量小,因此体积可以做得很小(缩短了引线,就减小了ESL,因为一段导线也可以看成是一个电感的),而且常使用平板电容的结构,这样小容量电容就有很小ESL这样它就具有了很好的
    deyidexiao 分立器件
    十年前的愿望终于实现了,索尼NWZ-M504 MP3 伪开箱
    [font=微软雅黑][size=3][color=#000000]2006年,刚参加工作那会儿就想买个MP3,因为工作关系总是一个人在户外活动,非常无聊,用的手机还是飞利浦9@9+,没有MP3、拍照功能,唯一优点就是电话不多的我充一次电能用,不像现在的手机,充一次电能用一天就thank goodness了,更别说出去玩你还敢随意听歌随意拍照了,除非你愿意再额外带一个移动电源。[/color][/
    eric_wang 消费电子

    推荐文章

    从设计概念到 FPGA 原型仅需数分钟,印度 InCore 完成 SoC Generator 平台硅验证 2025年07月04日
    7 月 4 日消息,印度 Fabless 半导体初创企业 InCore 宣布,由其 SoC Generator 平台生成的测试芯片成功进行了硅验证:以台积电 40nm 工艺制造的 RISC-V 芯片成功启动,可运行实时操作系统 (RTOS),确认了功能和架构的可靠性。 InCore 的 SoC Generator 平台大幅加速了 SoC 芯片从设计概念到 FPGA 原型所...
    FPGA诞生40周年:“可编程”的进化之路与边缘AI的未来 2025年06月24日
    今年,是FPGA(现场可编程门阵列)诞生四十周年。如今,无论是ASIC原型设计,还是SmartNIC/DPU,亦或是为AI加速,FPGA都已经不可或缺。 四十载春秋,FPGA技术如同参天大树般茁壮成长。如今,AMD旗下最大的FPGA已集成890万个系统逻辑单元,包含820万个触发器和400万个LUT(查找表),与最初的Xilinx XC2064的64个LUT相比,这是一个...
    Lattice Sentry 4.0 PFR解决方案:构建“不可侵犯”的安全边界 2025年06月23日
    Lattice Sentry 4.0 PFR解决方案:构建“不可侵犯”的安全边界 ——基于硬件可信根的弹性固件安全体系 在全球数字化加速的背景下,网络威胁呈现爆发式增长。传统依赖软件层的安全防护体系漏洞频发,以供应链植入恶意代码、勒索软件篡改系统镜像为典型代表的固件攻击,成为核心风险点。与此同时,量子计算对传统加密算法的威胁、物联网设备的海量部署、以及严苛的合规要求(...
    FPGA 40周年:全世界最不为人知的重要技术 AI时代焕发第二春 2025年06月23日
    FPGA(现场可编程门阵列),乍一说起这个名字,很多朋友可能并不是太熟悉。 毕竟,它不像CPU、GPU那么历史悠久、耳熟能详,甚至不像NPU、DPU之类的新概念那么热门。 但是,FPGA的重要性,比起CPU、GPU、NPU等等丝毫不遑多让,可以说是它彻底改变了整个半导体芯片设计与应用的面貌,开启了一个全新的时代,并催生了一个价值超过100亿美元的产业。 所谓FPGA,是在可编...

    推荐内容

    热门视频更多

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved