大学堂

首页 课程

厂商专区

直播频道 专题 相关活动

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 【中文讲解】Vivado UltraFast 设计方法

课程目录课程笔记
  • 时长：51分15秒
  • 日期：2013/01/01
  • 收藏视频
  • 上传者：EE资深网友
课程介绍
这个培训将会深度介绍适于Xililnx 可编程门阵列的HDL代码风格, 产生和验证时序约束的正确方法, 和如何利用分析和布局规划工具分配时钟和管脚,产生物理约束以达到最大设计性能. 对于初次从事FPGA设计或使用Vivado软件的工程师, 我们推荐观看这个录像.

讲师： EE资深网友
相关标签： FPGA Xilinx Vivado HDL
换一批猜你喜欢

论坛相关更多

相关下载更多

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关： 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编：100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved