课程介绍
相关标签: FPGA VHDL EDA Verilog
集成电路是现代电子系统里必不可少的组成部分之一。数字集成电路的设计过程包括前端设计和后端设计。在前端设计阶段,在完成数字系统架构算法设计的基础上,主要进行寄存器传输转换级(Register Transfer Level, RTL)代码设计,逻辑综合生成门级网表;后端设计包含版图布局规划、标准砖单元放置和布线、版图生成与检查等。
本课程介绍了 IC设计流程及设计方法、VHDL及Verilog语言的基本知识、仿真工具、综合的基本概念及工具使用。
显示全部 ↓
换一批猜你喜欢

推荐帖子

Detected ripple clock "<name>" as buffer 。
原因我知道了,但是怎么改呢·? &nbsp; &nbsp; 在哪能定义对应的name为非CLK信号? &nbsp; &nbsp;谢谢大神了。、...
wanmj92 综合技术交流
求助:原理图格式转换
设计时,需要用到元件厂家提供的部份原理图,可惜是DSN格式的,用AD16打不开。 请帮助把DSN格式转换成AD16可用的SCH格式。先谢谢啦!! ...
xutongyu PCB设计
体脂称坏 撬开看看
这个体脂称不亮 撬开看 ̄  ̄)σ 发现如此如此水 电池没电了,还古包了 哎 这个电池有没有认识的?测试没有电压...
btty038 PCB设计
Altium 可以批量修改原理图库的数据吗?
我在原理图库里面录入了物料的料号,规格,成本等信息。 这样在设计完成后,出BOM非常方便。 但是有时这些信息有改动,就只能一个个去改,很麻烦。 大家有没有什么好办法可以批量操作的? 比如可以批量导出库的信息,修改后又批量导入。 ...
sfcsdc PCB设计

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved