课程介绍
相关标签: FPGA Verilog 时序
《Verilog HDL设计与实战》分为四个部分:ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作,包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后,以实例为切入点,从简单到复杂,介绍组合电路的建模、时序电路的建模和综合实例的设计。
显示全部 ↓
换一批猜你喜欢

推荐帖子

一个嵌入式初学者引发的思考(jesse谈自己的经验体会)
我目前再跟几个朋友合伙一起做点开源的硬件小产品,随后就成立了一个论坛,也就是现在的armjishu.com,那时候我们在一起商量着怎么让我们的广大初学者能够更快的进入到嵌入式领域,我们琢磨了很长时间,怎么样做到,后来决定做一款嵌入式硬件产品出来,然后我们把所有相关的细节都以写文章的形式公布开来,让大家看了我们的文章之后,就能够最快的最人性化的学习ARM嵌入式知识。    &n...
qingyin 嵌入式系统
請解緊急
請問實體是哪個實體 我一直找不到為何會error 我是直接打成是還要打甚麼嗎 書上都沒寫一直找不到 ...
aq62386238 FPGA/CPLD
在mobile下在触摸屏上画线的问题!!
我现在需要在mobile下测试能够在触摸屏上画线,我从网上看到画线用橡皮筋技术就好,可是我用拉,用的代码如下         case WM_LBUTTONDOWN:                    pt.x = LOWORD(lParam); &...
zzxing 嵌入式系统
强大的Linux 怎么可能没有类似wince 下的编译错误文件?!
编译Android的时候输出杂乱无章的无数错误的确不好看,我想Linux肯定有类似wince 的错误输出文件build.err等类似的文件的,或者有命令,于是问问做Linux比较久的人和度娘终于有了!           Linux Shell 环境中的输入输出重定向,用符号来表示。0、1和2分别表示标准输入、标准输出和标准错误。 1...
Wince.Android 嵌入式系统

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved