课程介绍
相关标签: FPGA Verilog 时序
《Verilog HDL设计与实战》分为四个部分:ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作,包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后,以实例为切入点,从简单到复杂,介绍组合电路的建模、时序电路的建模和综合实例的设计。
显示全部 ↓
换一批猜你喜欢

推荐帖子

EFM32ZG-STK3200开发板大降价
刚在silicon网站上看到EFM32ZG-STK3200开发板降价了,从原来的$69降到$29了,虽然还是不低,考虑到板载了一个SEGGER J-Link Lite仿真器,还算是超值的。 http://www.silabs.com/products/mcu/lowpower/Pages/efm32zg-stk3200.aspx ...
dcexpert 单片机
Pocket PC 2003 Emulator怎么打不开?
我按循序安装完EVC4.0后,没有其他问题,编译也能通过,但是却打不开Emulator。 报错如下:    Failed to open XML Parser COM Object File: C:\Program Files\Windows CE Tools\wce420\POCKET PC 2003\Emulation\pocket_pc_emulator_shin.x...
大小姐 嵌入式系统
镀层分离与哪个制程有关联?
  镀层分离与哪个制程有关联?     镀层分离必然是电镀金属与底材结合力不佳所致,如何找出导致结合力不佳的肇因就是您问题的重点。解析这个问题,我们可以将问题简化成有异物导致结合不良与无异物但是结合力不良两种。     电镀区有异物残存就不易获得良好电镀成果,如:氧化层过重、脱脂处理不良、微蚀处理不良、水洗不足等等。电路板生产...
yizhi6666 单片机
关于"2ASK通信系统设计"的求助
大家好~~ 我求助~~~ 要求用EDA设计一个调制系统,大体思路如下,用与门做一个乘法器,用计数器做一个分频器将时钟脉冲分频为低频的载波,再与输入信号相乘从而得出所要的调制信号! 下面上传所要求的2ASK调试程序的仿真图...
大漠风云 FPGA/CPLD

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved