课程介绍
相关标签: FPGA Verilog 时序
《Verilog HDL设计与实战》分为四个部分:ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作,包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后,以实例为切入点,从简单到复杂,介绍组合电路的建模、时序电路的建模和综合实例的设计。
显示全部 ↓
换一批猜你喜欢

用户评论

暂时无评论

推荐帖子

[UC/OS II 中怎样增加添加路由功能]
各位大大,知道怎样在UC/OS II 中实现route add , rout delete之类的路由函数功能? 或者这些函数的原型是怎么样的? 谢谢!...
nasame 嵌入式系统
怎样能够读出atmega128的FLASH存储器中的程序
现在手头有一块atmega128的开发板,经过几天的学习之后,对该板部分功能已经掌握。 现在遇到一个困难,怎么样做才能够把我写到FLASH中的程序再给读出来。 请前辈们多多指教。...
ap0405326 嵌入式系统
新手编译出现的一个问题,望高手出手
外部用的是有源晶振,20M,产生错误:Error: Input pin "CLK" feeds inclk ports of PLL "altpll0:inst2|altpll:altpll_component|pll" and other PLLs -- the input pin cannot feed inclk ports of more than 1 PLL Error: Inpu...
猴摆手 FPGA/CPLD
编程胆怯心里交流
刚刚和辛昕还有DelusI0n交流了一下编程的经历,原来大家都有编程的胆怯心理,因此产生了共鸣,于是发个帖子大家交流一下,原来我都是自己闷着不说,怕说出来大家笑话,所以进步很慢。今天终于把我很长时间的心里话说出来了,可能也说出了大家的心声吧,希望论坛里有很好编程功底经验的都能出来为我们指指路,其实一个作品在我看来程序才是最灵魂的东西,硬件这东西跑跑电子市场就ok了,多焊接一下电路都是好学的,难就难...
鑫海宝贝 单片机

可能感兴趣器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2022 EEWORLD.com.cn, Inc. All rights reserved