课程介绍
相关标签: FPGA Verilog 时序
《Verilog HDL设计与实战》分为四个部分:ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作,包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后,以实例为切入点,从简单到复杂,介绍组合电路的建模、时序电路的建模和综合实例的设计。
显示全部 ↓
换一批猜你喜欢

推荐帖子

怎样把blatform builder 编译出来的nk.bin 转为.img文件 这样能把它烧写到瘦客户机子上
怎样把blatform builder 编译出来的nk.bin 转为.img文件 这样能把它烧写到瘦客户机子上...
张醒 嵌入式系统
请教驱动看懂了串口MDD后下一步要看什么?
我的目标是可以自己动手改程序,现在只了基本解了串口MDD,下一步要做什么呢? 修改驱动是要改什么文件呢? SER1660的PDD文件要看吗? WINCE500里有不分层的串口驱动程序吗? 请高手指教一下小弟...
小牛b 嵌入式系统
初学WDM搞了最简单的程序总是编译错误,请前辈指教
我用VC++6和DDK(xp)编译hellowdm文件,总出错。 VC6安装在D:\program files\vc6,DDK安装在D:\program files\DDK0,在ddk0\wdmex3目录建立4个文件:hellowdm.h,hellowdm.cpp,makefile,sources。代码都从网上copy。后启动ddk的build,再进入ddk0\wdmex3,输入build。老是...
w19864h 嵌入式系统
ZwQueryInformationFile取全路径的问题
我想获取一个文件的全路径,比如: C:\123\abc.txt, 但是使用ZwQueryInformationFile得到的是\123\abc.txt, 网上查了一些资料都没实现, 可能自己功力不够, 不知谁有这方面的代码, 我想学习一下,非常感谢。...
fayshaw 嵌入式系统

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved