课程介绍
相关标签: FPGA Verilog 时序
《Verilog HDL设计与实战》分为四个部分:ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作,包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后,以实例为切入点,从简单到复杂,介绍组合电路的建模、时序电路的建模和综合实例的设计。
显示全部 ↓
换一批猜你喜欢

推荐帖子

清华大学Symbian软件开发班招生
清华大学Symbian软件开发班招生 你觉得Windows程序开发竞争过于激烈吗,你希望找一份报酬优厚,前景远大的程序员职位吗,来清华学习Symbian智能手机软件开发吧。 Symbian是目前全球使用最广泛的智能手机操作系统,占全球市场72%,诺基亚、索爱、MOTO、三星、松下、西门子、BenQ等全球主要手机厂商均采用Symbian操作系统。到2008年,全球使用Symbian系统的手机销量...
hanxu1_0 嵌入式系统
接口数据格式
JZ862微功率无线数传模块,接口数据格式:8E1/8N1/8O1 这个8E1/8N1/8O1是什么意思? ...
钟亥 嵌入式系统
FPGA利用DSP中的FLASH?
如题,一般FPGA都要使用外带的FLASH芯片存放程序,为节约成本不知道可不可以使用同一块板上的DSP内部FLASH存放程序,各位高人都来讨论讨论...
fannian122333 FPGA/CPLD
既然T0是51规定的计时器,那么就不应该可以让它定义为全局变量,但却可以,咋回事?
既然T0是51规定的计时器,那么就不应该可以让它定义为全局变量,但却可以,咋回事? $ep         T0 EQU 13         LF EQU 10         PUBLIC START SAMP    SEGMENT CODE ...
meiwenbin 嵌入式系统

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved