课程介绍
相关标签: FPGA Verilog 时序
《Verilog HDL设计与实战》分为四个部分:ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作,包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后,以实例为切入点,从简单到复杂,介绍组合电路的建模、时序电路的建模和综合实例的设计。
显示全部 ↓
换一批猜你喜欢

推荐帖子

请教“打开文件”界面设计问题
请教各位高手, 形如: \windows\my music\              xxx.mp3 第一行显示当前的路径, 第二行单击返回上一级路径 第三行显示当前路径里的所有文件,如果是文件夹,单击则进入该文件夹, 小弟主要的问题是xxx.mp3和 这两行要响应单击消息而且在点选后有蓝选的效果(字体...
chenluo168 嵌入式系统
Cygwin下vivi和kernel编译全攻略
最近打算设计新产品,在Friendly Arm买了一套Matrix5系统研究一下。发现用ARM-Linux开发似乎比较明智些! 但用Windows习惯了,还不太熟悉Linux,而且重装RH9恐怕很费事。还是先用Win2000吧,Linux熟悉熟悉再说! 看见版上有个Cygwin,可以在Windows下建立仿Linux系统,下了一个试用一下,感觉还不错,只可惜没有图形界面! 根据杨老板所说,C...
呱呱 嵌入式系统
51单片机
指令求解???????新手上路,请高手多多指教 ANL TMOD ,#0FH ORL TMOD ,#00H MOV TH1,#0CH MOV TL1,#03H MOV IE,#00H SETB TR1 LOOP: JBC TF1,LOOP1 AJMP LOOP LOOP1: MOV TH1,#0FCH MOV TL1,#03H CPL P1.0 : ?新手上路, 请问 ...
yankees 单片机
驱动中为什么init没有执行呢,请教
我编写了个小的驱动,2.4内核的。 加载上去之后发现,init初始化过程没有执行,请教原因 static void spi_drv_interrupt(int irq, void *dev_id, struct pt_regs *regs) {        } static int spi_drv_open(struct inode* in...
mbwr 嵌入式系统

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved