课程介绍
相关标签: Verilog 正点原子 fgpa
基于verilog从硬件软件及实战详细讲解fpga,实战篇每章都包含知识简介、实验任务、硬件设计、程序设计、下载验证五个部分。手把手教学,快来跟原子哥畅游fpga学习吧
显示全部 ↓
换一批猜你喜欢

推荐帖子

大家讨论讨论龙芯在嵌入式方面的应用
国产自主知识产权的CPU芯片-龙芯,已经搞了很久了,只看见声音响,没有看见实物出来。大家讨论讨论,它能在嵌入式方面有哪些出路。...
gujiandualng 嵌入式系统
串口通信问题把我折磨死了
用的485串口通信,在单位测试已经通过,但是到现场安装好了之后无论怎样就是通信不正常了。首先想到通信线路问题,可是换了几根线还是不行,这会是什么原因哦?...
yiwu1114 嵌入式系统
求达人帮忙读一段单片机C程
Q1:对于PageIndices定义中的0x2200若干项是绝对地址么? Q2:对于PageIndices的读写模式是什么 字?还是其他 Q3:在写入完成后 如果我在PageIndices已经写入了 ABC那么 我想按字读出"A""B""C"应该用什么方法?(最好能给出语句) data        BYTE code *  &n...
lxhsea 嵌入式系统
“我和intel SoC FPGA”+ 搞不懂的arm硬核开发
本帖最后由 传媒学子 于 2019-5-12 14:46 编辑 “我和intel SoC FPGA”+ 搞不懂的arm硬核开发 为何选择intel SoC FPGA? 记得上大学时,开始学FPGA,那时没有什么钱,网上一大堆Cyclone II的开发板,比较便宜,100元起,而且资料很齐全,也就从那时起,开始认识Altera FPGA, 也就是现在的intel FPGA,不过一直...
传媒学子 FPGA/CPLD

推荐文章

基于Verilog HDL的CAN总线控制器设计 2018年03月25日
    在此利用Verilog HDL设计了一款CAN总线控制器,首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄存器逻辑和CAN核心模块3个模块,然后用Verilog HDL硬件描述语言设计了各个功能模块,并使用Modelsim软件对各个模块的功能进行了仿真,最后使用FPGA芯片对设计的CAN总线控制器验证,并连接了一个包含该FPGA&nbsp...
Mentor Graphics Verification Academy 新增 SystemVerilog 课程和模式库 2016年08月10日
2016年8月9日,Mentor Graphics 公司(纳斯达克代码:MENT)为 Verification Academy 增加全新的SystemVerilog 课程和模式库以帮助验证工程师提高专业技能、生产率及设计质量。针对 UVM 验证的 SystemVerilog 面向对象编程 (OOP) 课程由一位业内资深的 SystemVerilog 专家开发,可帮助工程师扩展...
CAN总线各个功能模块的设计 2016年05月31日
通用的能够满足CAN2.0协议的CAN总线控制器软IP核,这样可以在以后的应用中方便的集成到其他系统中去。本文使用VerilogHDL语言,设计了一款支持CAN2.0协议的CAN总线控制器,并利用FPGA芯片在CAN总线网络中对其进行了测试,实现了设计目的。创新点为CAN_Registers设计中寄存器模块、位流处理器的收发部分功能、测试程序、基于该FPGA的CAN总线...
SPI总线的verilog实现 2016年03月08日
SPI一共4个线: *)SCK 串行时钟线:时钟信号 *)MISO 主机输入/从机输出线; *)MOSI 主机输出/从机输入线; *)CS 片选那个从机进行通信。 无应答机制   一定要搞清楚从设备是上升沿还是下降沿接受数据。   时钟极性:一根线上比如:主的SDO和从的SDI时钟极性相反,也就是如果主SDO是上升沿有效,那么从SDI下降沿有效。   时钟相位为0:第一个跳变...

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved