课程介绍
相关标签: IP nios II Qsys
Nios II系列软核处理器是Altera的第二代FPGA嵌入式处理器,其性能超过200DMIPS。视频通过hello world、PIO、UART、SDRAM实战工程讲解NIOS ii的使用
显示全部 ↓
换一批猜你喜欢

推荐帖子

pocket pc 应用程序如何移植到smartphone
有一个在 VS.NET 2003 中已完成的pocket pc手机终端项目,往客户的手机上安装时发现,他们有一部分人买的是 smartphone 这种不支持手写功能的手机,傻眼了!各位高手请帮帮忙 !提供一些解决方案吧 谢谢了!!在线等...
hzlegender 嵌入式系统
Marvell-PXA168开发板
Marvell-PXA168开发平台简介: 一:系统主要特性: ------------------------------------------- 1:内核总线频率1.2G,L1/L2 64K两级高速缓存 2:支持DDR2(1066M)最大DDR2访问速度 3:Mini PCI-E2接口 4:GPS 内置加速器 5:高速DMA通道 6:2D硬件图形加速器(GPU) 7: 支持...
johnson137 嵌入式系统
什么是用于综合目的,什么是用于非综合目的?是从仿真波形上面看的吗?
当你写HDL代码的目的,是需要得到FPGA的实际电路功能,也即得到FPGA的网表,用于下载到FPGA器件中,实现这个电路。此时,这段代码是用于综合目的的。 用于综合目的的代码,在Quartus工具中,是会出现在层次化标签页的层次树上(Hierarchy)的。全编译后,Quaruts会得到这段代码的sof网表文件。 当你写代码HDL代码的目的,并不是得到实际电路,而是用于例如仿真目的,第三方分析...
大辉哥0614 FPGA/CPLD
异步FIFO结构
第一部分     设计一个FIFO是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。 一开始,要注意,FIFO通常用于时钟域的过渡,是双时钟设计。换句话说,设计工程要处理(work off)两个时钟,因此在大多数情况下,FIFO工作于独立的两个时钟之间。然而,我们不从这样的结构开始介绍—我们将从工作在单时钟的一个FIFO...
maylove FPGA/CPLD

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved