课程介绍
相关标签: FPGA Altera
Altera工程师对工程师:如何操作系列课程
显示全部 ↓
换一批猜你喜欢

推荐帖子

驱动层"创建"中普通IRP方式,fastio方式,内存流方式及缓存方式怎么创建
有人给我讲讲吗?说说大概意思就可以,能详细点最好了.我正需要.还有就是创建中文件映射方式与普通IRP方式有什么不同?...
very008 嵌入式系统
Cadence混合仿真出错
在Cadence下做spectreVerilog混合仿真,但出现Error:problem encountered while executing verilog,但我查了一下,我的版本的verilog已经装好了的,$verilog a.v也是正常的,怎么解决啊?...
eeleader FPGA/CPLD
单片机与PC机之间的通信
想在PC机上设计一个通信界面,能够与单片机进行通信,界面中有收发窗口和单片机的IP地址, 想通过以太网对单片机进行访问。 现在还没有思路,忘各位前辈指教。...
liuxp_008 嵌入式系统
玩转Zynq连载31——[ex53] 基于Zynq PS的EMIO控制
  1 Zynq的GPIO概述          参考文档《玩转Zynq-基础篇:Zynq PS的GPIO外设.pdf》。          关于EMIO和MIO,这里多啰嗦两句。简单的理解,MIO是PS...
ove学习使我快乐 FPGA/CPLD

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved