课程介绍
相关标签: FPGA EEPW
该课程是FPGA在嵌入式系统领域的应用,以XILINX的MICROBLAZE 32位软核处理器为载体,介绍嵌入式系统中软件硬件协同设计和协同调试的方法,诠释All Programmable在嵌入式系统设计中的重要意义。
显示全部 ↓
换一批猜你喜欢

推荐帖子

是不是Verilog现在比VDHL用的广的多
RT.我是学生 上次做实验的时候.老师跟我说.以后你们工作了.公司要求都是用Verilog.学校非得教VDHL,..没办法. 想问问各位工作了的前辈们.真的是这个样子么? 还有.现在学校真的太落伍了.51单片机和dsp还在用汇编讲..这些底层的东西.现在工作中真的还有用么? 暑假的时候自己看了看C语言在单片机的应用.觉得比汇编实际多了...如果想自己在能力范围内学点实用的.大家给些建议吧. ...
astwyg FPGA/CPLD
SAM R21 Xplained Pro开发套件
Atmel SAM R21 Xplained Pro评估板,是评估ATSAMR21G18A MCU的硬件平台。利用ATMEL Studio集成开发平台的支持,通过评估套件可以方便地了解Atmel ATSAMR21G18A的特性,并解释如何在一个定制的设计中集成设备。Xplained Pro单片机系列评估板包括一个板载调试器,不需要外部工具对ATSAMR21G18A进行调试和编程。Xplained ...
EEWORLD社区 单片机
时序仿真过了,为什么实际的电路就是出现了一些错误
用CPLD实现一个辨向、4细分、计数的电路。 用时序仿真的时候,仿真的结果都是非常正确的。 在实际电路的时候发现出现5%的计数误差。 老师说在触发脉冲上升沿的时候,有可能计数脉冲跑掉了几个。 计数脉冲最大100KHZ,触发时钟脉冲达到50MHZ。 实在是想不明白怎么会跑掉几个计数脉冲,但又确实找不到其它合理的理由。 时序仿真都对了,那说明在理论实现上是没有问题的啊...
eeleader FPGA/CPLD
如何生成cpl文件
小弟向各位大哥大姐请教: 现在我有一个应用程序,想将它加入到Wince的控制面板中,需要做那些工作? ...
爱情呼叫转移 嵌入式系统编程

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved