课程介绍
本课程有四部分内容组成:

第一部分为各种基本数字逻辑电路的VHDL模型建立。

第二部分为用VHDL设计组合逻辑电路、控制电路、时序电路的方法学习。

第三部分为系统芯片的层次化结构设计。

第四部分为可编程逻辑器件的发展和其结构特点的了解。

真人名师讲课,人性化,就像坐在大学课堂内一样。因为是视频教程,所以在听课过程中,如果一时没听明白,则可以通过倒退的方式来反复观看,直到学会为止。如果今天学习了一半,想明天接着学,则同时可以方便地通过快进选择自己的学习进度。工作学习两不误,不用付昂贵的上学费用和许许多多的考试。

视频教学每讲约45分钟。视频教学有图象,有声音,并且自带清晰板书
显示全部 ↓
换一批猜你喜欢

推荐帖子

指令算法问题
各位高手      大家好!       有一个指令算法问题,当一个按键按一下时,执行某段程序,而当一直按下时,那段程序只执行一次,就像指令上升沿触发那样,用C怎么实现啊...
james0758 嵌入式系统编程
system generator--教你如何在MATLAB中设计Xilinx
内容提要     本书主要介绍基于FPGA数字信号处理的设计流程,探讨数字信号处理算法在FPGA中的硬件设计与实现,重点讲述基于System Generator的FPGA开发及其构成模块、图形化工程设计流程及实现。本书立足于实践,结合作者多年从事FPGA数字信号处理的设计和教学经验,通过大量设计实例详细探讨了数字信号处理算法在FPGA硬件开发中的详细设计流程(光盘内附详细实例...
CMika FPGA/CPLD
for循环制作毫秒延时函数方法
for循环编写延时函数的方法 很多初学者对于程序中ms级延时函数的编写方法比较疑惑,其原理和方式虽然简单,但是却没有相关资料。这里用一个例程详细介绍一下。 过程参考如下: 1、在编译器下建立一个新项目,也可以利用已有项目。此过程中需要注意,单片机晶振的选择,因为for循环里指令的执行时间和晶振有直接关系,本例中晶振使用11.0592M。 2、编写一段关于延时的函数,主要利用for循环,...
救火车 单片机
毕设,基于FPGA的数据采集器设计
(1)用Altera公司的FLEX10K器件,扩展一A/D转换器接口,并对外部输入的信号进行采集;     (2)采集的信号源频率:25Hz~500Hz; (3)用Altera公司的FLEX10K器件,扩展一个液晶显示器,用于显示采集信号的波形; (4)最高采样速率:500Ksps (5)A/D分辨率:8Bit(就用adc0809) 显示用lcd12832 的点阵液晶...
龙之家族 FPGA/CPLD

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved