课程介绍
相关标签: PCB Cadence 于争
于争博士cadence视频教程
显示全部 ↓
换一批猜你喜欢

推荐帖子

CMOS电路中空闲引脚的处理方法
由于CMOS电路具有极高的输入阻抗,极易感应干扰电压而造成逻辑混乱,甚至损坏。因此,对于CMOS数字电路空闲的引脚不能简单地不管,应根据CMOS数字电路的种类、引脚功能和电路的逻辑要求,分不同情况进行处置。1、对于多余的输出端,一般将其悬空即可。如下图所示;2、CMOS数字电路往往在一个集成块中包含有若干个互相独立的门电路或触发器。对于一个集成块中多余不用的门电路或触发器,应将其所有输入端接到系统...
tiankai001 综合技术交流
PCB电路板上为什么需要有测试点?
对学电子的人来说,在电路板上设置测试点(test point)是在自然不过的事了,可是对学机械的人来说,测试点是什么?    可能多还有点一头雾水了。 我记得我第一次进PCBA加工厂工作当制程工程师的时候,还曾经为了这个测试点问过好多人才了解它。基本上设置测试点的目的是为了测试电路板上的零组件有没有符合规格以及焊性,比如说想检查一颗电路板上的电阻有没有问题,最简单的...
ohahaha PCB设计
PADS9.5如何生成钢网,坐标文件
各位大虾你们好,本人新学PADS9.5,遇到些问题,还望各位能指点一下,小弟我感激不尽,在此拜谢!请教一下PADS9.5如何正确的生成钢网和坐标文件,我用CAM_PLUS和脚本生成的都和教程上有差异,不知道怎么解决,特来求助各位了,废话不多说,上图: 脚本导出设置: 脚本导出结果: CAM_PLUS导出设置: CAM_PLUS导出结果; 理想效果; ...
电子小毅 PCB设计
RF天线座问题
首先想确认下图中这个器件学名到底叫啥啊,是IPX还是U.FL又或者是其他的,然后想问下,绘制Layout时这个底座下面的铜需要掏空吗? ...
Hurricane_csz PCB设计

用户评论

Candy.tang
老师,您好!课程配套文件在哪里下载。
2019年07月15日 16:39:04回复|()
heningbo

推荐给公司好多同事,真的很不错哦

2019年07月05日 14:44:42回复|()
yangqi666
有cadence icfb/virtuoso的课程吗?ic版图的
2018年06月09日 22:31:56回复|()
LJRY
目前还算可以很基础的,只是我更想知道和PADS接口过程常出现的问题以及解决的方式
2018年05月18日 13:44:23回复|()
heningbo
第一讲种提到的相关文件在那儿能找到,不然学习中会某些情况下和教程说的东西有出入
2018年03月20日 23:49:28回复|(2)
leeletian
虽然用的是AD,但是仍然非常感谢分享!
2018年03月17日 15:11:49回复|()
ldq
这是说版图绘制的吗?
2018年03月16日 17:26:27回复|()
白马工程师
正在学习 中 好教程 谢谢
2018年03月16日 12:59:07回复|()
星辰@小飞飞
目前正需要这样的解释cadence,感谢了。
2018年03月14日 15:12:19回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved