栅极驱动器的设计陷阱以及如何解决

大家好。 我叫 Mamadou Diallo。 我是高功率驱动器组的一名应用工程师。 我今天将讨论许多拓扑中 最常见的栅极驱动器缺陷以及如何解决它们。 该主题是由 Ritesh Oza 和张伟（音译） 在 HPD 应用团队的帮助下准备的。 本演示将讨论与驱动器偏置、 自举电源以及生成高侧偏置 所必需的组件选择相关的缺陷。 我还将讨论功能引脚开路的影响 以及栅极驱动器电路中 dv/dt 噪声的影响。 然后，我将确认寄生效应，最后展示 与糟糕的布局相关的问题及其纠正方法。 本演示中所提及的器件型号包括 带互锁的 620 伏半桥驱动器 UCC27712、 带集成引导二极管的 120 伏 半桥栅极驱动器 UCC27211、 驱动器‬ UCC21220 以及 栅极驱动器 UCC21520。 我今天要讨论的这些拓扑与电机 驱动器应用、开关模式电源以及光伏逆变器 应用相关。 本演示是互动性的，因此对于每个问题， 我将首先展示一些波形和原理图， 然后我将暂停一会儿，以便 您有时间思考问题的可能 根源和解决方案，最后 分享答案。 本演示分为多个视频。 在该第一个视频中，我们将讨论偏置 和自举组件 好，让我们步入正题吧。 对于我们的第一个问题，请仔细查看提供的波形 和原理图。 VCC 电源上为何存在纹波？ 导致该纹波的原因可能是什么？ 这是一个半桥配置，其中一个 PWM 信号控制驱动器的输入。 自举电路 --包含 C 偏置、 引导电容器和引导 二极管 -- 在高侧导通时间为高侧 FET 生成偏置。 设计将开关节点作为高侧 FET 的基准。 驱动器的低侧输出 LO 为以 接地端为基准的低侧 FET 提供偏置。 在右侧，通道 1，蓝色的波形 捕获 VCC，其中存在大约 3.5 伏的纹波。 通道 3，粉色的波形， 显示了驱动器的低侧输出 LO 开关， 其峰峰值为 10 伏。 通道 2，绿色的波形， 显示了高侧输出 HO。 请暂停视频，花一点儿时间 思考可能的原因。 您是否能够确定原因？ 您是否猜到原因是偏置电容器？ 如果您猜到了，那么您是正确的。 请注意，在原理图下面，C 偏置等于 C 引导，等于 1 微法，这可能会在 VCC 电源上 产生很高的纹波，从而可能导致驱动器 故障，如波形图中所示，其中 HO 和 LO 同时开关，从而导致击穿。 实际上，偏置电容器大小设置不准确， 从而无法使电容发生直流偏置和 温度漂移。 如果 VCC 上的纹波达到 UVLO 阈值并禁用栅极 驱动器，那么这可能会导致 UV LO 跳变。 该问题导致的另一个后果是电路容易受 EMI 噪声的影响。 要解决该问题，我们首先需要正确地确定偏置 电容器的大小。 为自举电容器充电的电荷 必须来自 VCC 旁路电容器。 作为一般的经验法则，应将 C 偏置的 数大小确定为至少比引导 电容器大 10 倍，以便它不会在引导电容器 充电期间耗尽。 这样引导电容器就可以在充电序列期间 正常充电。 在最坏的情况下，该 10 倍的比率会 在 VDD 电容器上生成最大 10% 的纹波。 右下角还提供了 一种用于确定 C 偏置的替代方法。 它包括确定 HP 上的所需纹波以及 Δ HP 等于栅极驱动器 IC 的电源电压减去 二极管数据表中提供的引导二极管正向电压降， 再减去栅极驱动器数据表中 提供的 HP 引脚 UVLO 下降阈值。 接下来，您可以通过采用我们 刚才计算的总Δ HP 电荷的比率 来确定引导电容器。 该电容器的最大值会随应用而变化。 在确定偏置电容器的大小之后，应选择 具有足够电压额定值、温度系数 和电容容差的低 ESR 低 ESL 表面多层陶瓷电容器， 这一点很重要。 多层陶瓷电容器上的 C 偏置会影响实际的电容值。 例如，在施加 偏置时，25 伏 1 微法 x7 RS 电容器的测量值 仅为 500 纳法。 这里的下一个问题显示了半桥 配置的波形。 黄色的通道 1是高侧输入。 通道 3 以红色显示了开关节点。 蓝色的通道 3是低侧输出， 通道 4 捕获高侧输出 HO。 您是否能够说明 HO 曲线会发生什么情况？ 请花一点儿时间思考答案。 您是否注意到高侧 FET 上发生的泄漏？ 该 HO 泄漏可能是由多种因素的组合导致的， 其中包括低引导电容器值无法 存储驱动高侧 FET 所需的能量。 该问题的另一种常见原因可能 与高侧的低栅源电阻有关。 该问题的另一种可能原因是以 低频率进行开关。 所有这些原因都可能导致 MOSFET 的结端子发热以及输出上产生纹波。 该问题的解决方案包括增大引导 电容器，以便为高侧栅极提供所需的偏置。 增大栅极电阻器也有助于解决该问题。 在实施这些更改之后， 应使引导电容器非常靠近驱动器的 HP/HS 引脚，这一点也很重要。 这里是下一个常见问题，它仍与半桥拓扑有关。 在右侧，黄色的通道 1 捕获 HP 至接地端开关，粉色的通道 3 捕获低侧输出 LO。 您是否能够根据所示的波形指出这里的问题？ 现在请暂停，以考虑您的答案。 您是否通过高侧关闭 进入了负 HS 瞬态？ 很正确，但这不是全部答案。 对引导电容器进行过度充电也是这里的问题所在。 请注意低侧输入 LO 的导通 时间，它远远超过 500 毫秒。 这会在引导电容器上产生过度充电， 因此会在 HP 节点上产生 振荡和过冲，这在通道 1 中以黄色显示。 该过冲或振铃几乎可以达到 40 伏， 这远远超过现代驱动器的 HP/HS [听不清]。 一种纠正该问题的方法是增大引导 电容器值，从而增大该电容器的能量 储存容量。 一种替代方法是增大引导电阻器， 从而降低对引导电容器进行充电的峰值电流， 因此增大为引导电容器充电的时间 常数 τ。 在高侧关闭时间或低侧导通时间期间 发生的该时间常数可以解释对占空比的 依赖性。 该占空比是常数，应相应地调节 引导电阻器和引导电容器，以实现所需的 启动时间。 对于下一个常见错误，我们具有与前一个示例 相同的拓扑。 通道 1，黄色的波形捕获 HP 至 接地端电压；通道 2，蓝色的 波形显示了 HO 至接地端输出； 通道 3 捕获粉色的开关节点。 您是否看到波形中有任何错误？ 如果你您需要更多时间，请暂停视频，以确定可能的 问题及其原因。 您是否识别出 HS 波形是不一致的？ 请注意这个，每隔一个脉冲， HS 信号就有时与 有时与 20 伏至 15 伏不一致。 这通常与在低侧 FET 导通时间期间引导 电容器未充满电相关。 请记住，每次低侧 FET 导通时，引导 电容器都会充电，因此，如果低侧 FET 导通时间不足以将引导电容器充满电， 那么我们就会在 HS 节点上看到这些不一致。 该问题的一种可能解决方案 是降低引导，以便允许偏置电源的 峰值电流快速对引导电容器 进行充电。 如之前所述，可以调节时间 常数 RC，以实现所需的启动时间。 该问题的另一种可能解决方案 是确保高侧开关具有最短 导通时间，从而允许低侧 FET 导通 时间足够使引导电容器充满电。 下一个问题与隔离式栅极驱动器相关， 其中高侧引导电源开启并由蓝色的 Vboot 捕获。 驱动器也已启用，如通道 1、蓝色的 波形所示。 PWM 输入，HI 和 LI 也都开启。 波形上的粉色曲线显示低侧输出在正常 开关，但高侧输出是平坦的， 没有开关发生，如绿色的曲线所示。 什么可能会导致该问题，为什么？ 请暂停视频，以思考答案。 您是否能够确定该问题？ 请注意，输入 LO 远在引导电容器 电源达到 UVLO 上升阈值之前就已启用。 该设计不考虑在加电期间 发生的 UVLO 延迟，从而导致脉冲 跳跃或脉冲缺失。 我们可以看到 HO 脉冲在电源达到 UVLO 上升阈值 50微秒之后进行开关。 该 UVLO 延迟取决于驱动器， 必须要加以考虑。 在驱动器为提供适当的输出状态做好准备之前， UVLO 上升沿至输出存在 加电延迟。 该延迟会因驱动器而异。 对于 UCC21540，它通常为 40 微秒。 因此，建议在驱动器偏置 就绪之后，在发出 PWM 信号之前，考虑 适当的余量。 右侧的图显示了输入 和 VDD 电源的加电 UVLO 延迟时序图。 必须仅在两个偏置电源都