6.1 PCIe : 解决 PCIe 信号完整性难题

大家好，欢迎观看 TI高精度实验室视频。 在本系列中，我们将介绍 高速外设组件接口， 也称为 PCI Express。 PCle 是一种高性能互联， 具有高带宽、可扩展性、高级 气体检测和热插拔功能。 PCle 广泛应用于计算和存储平台， 可以与 CPU、GPU、存储元件 和以太网等远距离接口对接。 在第一节课程中，我们将介绍 组成 PCle 信号路径的元件 以及衰减对其主要传输介质 85 欧姆差分迹线的 影响。 随后，我将展示PCle 数据编码和打包 如何有助于提高系统性能。 在后续课程中，我们将更详细地 探讨 PCle 物理层的特定方面以及 信号调节组件如何帮助这种 广泛应用的接口扩大解决方案空间。 下表显示了几代 PCle Express 标准。 为了跟上潮流并满足现代数据中心的需求， PCle 活动在过去几年间遥遥领先， 仅仅用了几年时间就将数据速率提升了 三倍之多。 尽管大多数 PCle 中的数据速率都得到了提升， 但信号必须途经的距离却未缩短。 在很多情况下，这一距离甚至更长。 为了发挥更高数据速率的优势， 从第三代起，PCle 链路就利用更高效的数据 编码来减少开销。 速度的迅速提高让系统能够 利用损耗更小的PCV 材料来支持 第四代和第五代信号要求。 从器件的角度来看，发送和接收均衡规格 随着每一代PCle 的发展而扩张， 这样即可实现可靠运行，而且只需使用较小的眼睛 张开度即可恢复数据。 借助最新的器件和材料的改进， 系统可以充分挖掘 新 PCle 规格的潜力。 即使使用损耗更小的材料和高级器件级 均衡，对于通道内PCle 信号调节的需求 也在不断增加。 在 PCle 中，第四代信号调节功能首次 被直接写入到基本 PCle 规格中。 PCle 系统中使用的信号调节 功能分为两种。 一种是协议感知重定时器。 另一种是协议无感知线性中继器。 重定时器是一个相对复杂的功能， 完全嵌入在系统协议中。 另一方面，线性中继器 完全无法感知协议。 它只使用模拟均衡技术来 扩大眼睛张开度并让 PCle 接收器的整个通道看起来 具有更小的衰减。 自从 PCle 3.0于 2010 年实现标准化以来， 尽管通道架构的速度得到了提升， 但系统的复杂度也与日俱增， 因此很难满足通道的最大 损耗要求。 如上一张幻灯片所示，系统材料和器件 不断发展，现在可处理 PCle 链路中越来越高的速度和越来越大的衰减。 PCle 标准中的通道最大损耗 已经从第一代的几 dB 发展到即将 推出的第五代规格中的 35dB 以上。 尽管如此，有些通道的衰减 还是会超过PCle 规格规定的 限制。 抵御越来越大的衰减的一种方法是 使用相对简单的线性中继器 或协议感知重定时器。 中继器或转接驱动器是一个均衡器， 可利用连续时间线性均衡，简称 CTLE 的功能为高频波形组件提供 线性升压。 这样可以补偿通道的一部分总体损耗。 为了帮助他人理解线性均衡， 我经常使用一个简单的人体比喻。 音频均衡器通常用来帮助对信号 组件进行升压，否则扬声器很难在线 或者我们的耳朵很难听到这些信号。 在 PCV 或电缆中传输电信号时 会遇到类似的问题。 随着高速信号通过传输介质， 高频信号组件会由于 导体和周围介电质的物理 属性而快速衰减。 高频组件的这一衰减 导致 PCle 接收器更加难以恢复 信号。 转接驱动器 CTLE 和线性驱动器功能 可配合使用，以重建模拟发送波形 特征并将其发送给系统接收器 RX。 这种仅模拟方法使系统主机 和终点器件能够在单链路 协商过程中直接进行通信。 相反，重定时器 与 PCI Express 协议严格保持一致。 利用重定时器将复杂、不合规的长 PCle 通道分为两个部分会形成 一个合规的上游和下游通道拓扑。 重定时器直接参与 上游和下游方向的均衡协商，并允许 上游和下游独立优化 它们各自的均衡设置。 这样可以有效地将标准中允许的最大 链路衰减翻倍。 为了完成这一壮举，它使用一个时钟和 数据恢复系统或者用来重置抖动容许量的 SDR 并执行自适应均衡， 这意味着它会基于通道的特征 自动应用均衡。 如果转接驱动器无法校正过高的 衰减或者通道过于复杂，那么 重定时器将是一个完美的解决方案。 重定时器与转接驱动器的另一个差异 体现在器件延迟上。 重定时器中内置的协议感知和数据重定时 功能会增加延迟， 在第四代中延迟可长达 64 纳秒。 转接驱动器的线性方法可以大大缩短解决方案的 延迟， 只有大约 100 皮秒。 在某些应用中，使用具有更低延迟的转接驱动器 或许是最重要的一件事。 而在其他应用中，提高重定时器的性能 是获得稳定可靠解决方案的唯一办法。 大家可以看到，重定时器和转接驱动器功能 是解决同一个问题的两种不同的方法。 我们在这里看到的是一个具有 24dB 衰减 和 8GHz 频率的通道。 这展示了信号在经过 PCle 链路时 是如何衰减的。 由于巨大的通道损耗， 剩余的信号中没有张开的眼睛。 即使启用了发送均衡， 由于衰减而产生的符号间干扰依然 导致抖动变得足够大而完全关闭了 张开的眼睛。 此传入信号的通道损耗接近达到 PCle 第四代的 极限。 因此，即使眼睛已完全关闭， 预计 PCle接收器也能够 正确补偿衰减并从 传入信号中恢复数据。 在这里，我们了解了为 PCle 链路添加的 转接驱动器是如何帮助补偿 通道衰减的。 就像我之前提到的，转接驱动器会 补偿传输介质中的高频损耗 并恢复水平和垂直眼睛张开度以及 收到的波形。 对于系统接收器的这一眼睛张开度， 我们只需再进行一点点均衡即可 彻底优化眼睛张开度， 并以非常大的裕度恢复数据。 这样就有可能设计出具有更大的 损耗但仍能以一定的裕度在系统 PCle 接收器 RX 上恢复数据的通道。 在这里，我们使用一个更短的通道来展示 如何在 PCle 系统接收器 RX 上进行均衡。 记住，线性均衡的目的是让 有效的通道变短以及减小 对系统 PCle 接收器造成的损耗。 这一对示波器波形 展示了在频率为8GHz 时导致通道的 衰减增大大约14dB 的线性均衡。 系统接收器看不到增大的这一衰减， 原因在于线性均衡功能 保留了原始波形振幅和 波形特征。 在 -40dB 通道内使用同一个 ±14dB 的 均衡功能会导致通道的高损耗 降至大约 -26dB， 此值符合PCle 第四代规格。 现在，我们来看一下上一张幻灯片中的 这两个信号的另一个样子。 在本例中，使用示波器 来识别和测量随机和确定性的抖动 组件。 使用和未使用转接驱动器的 抖动对比展示了高质量线性均衡功能的两个 重要属性。 其一，我们发现信号的随机抖动只增加了一点点。 在本例中，＋100 飞秒导致情况变得非常糟糕。 其二，大家看到信号中的确定性抖动 非常小。 在本例中，此抖动为 2 皮秒。 借助这一模拟性能，通道衰减增大 14dB 时，裕度总降幅仅为 3.4 皮秒。 对于第四代信号，此值仅为 0.05 UI。 为了回顾一下我们讨论的内容， 让我们来做一个小测验。 选择所有正确的陈述。 A. PCI Express 是一种串行总线协议。 B. PCI Express 使用一个 100 兆赫兹的 时钟为 PCI 数据提供可靠的设置时间和总时间。 C. PCI Express目前以最高 16 千兆位/秒的速率运行。 D. PCI Express 从不使用任何信号调节组件。 正确答案是 A 和 C。选择所有正确的陈述。 A. PCI Express 是计算机中广泛使用的一种标准。 B. 并非所有 PCI Express 通道都需要信号调节。 C. 线性均衡可以非常有效地 扩大 PCle链路范围。 D. 协议感知重定时器的运行 由 PCle 4.0标准定义。 正确答案是A、B、C 和 E。 最后，使用线性均衡的PCI Express 中继器 具有极低的延迟。 对、错还是未知？ 对。 使用线性均衡的中继器的典型 延迟仅为100 皮秒。 这并不比信号沿传输线路自身 传播时的延迟低多少。 最后，很高兴为大家介绍 关于 PCI Express 的这部分信息。 敬请关注以后的课程。 我们将详细介绍德州仪器 (TI) 推出的 标准和