大学堂
简介
FPGA逻辑设计的良好方法-引入ASIC的设计方法
ASIC领域的一些可借鉴的方法
1.静态时序分析替代大部分后仿真
2.设计有利于IP复用的模块
3.增量编译，逻辑锁定
4.soc软硬件联合设计
FPGA设计误区、FPGA设计流程，以设计一个视频解码为例
FPGA设计的常用技巧
课程目录
展开全部
猜您喜欢
推荐帖子
- 各位有quartus 2 13.0sp1 的Altera OpenCL SDK的license吗？
- 求OpenCL的license！！
-
laoyao123
FPGA/CPLD
- VHDL编程问题
- 编辑了一段程序，却无法下载到FPGA开发板中（xc2s50）晶振40m，错误是：Signal qmh cannot be synthesized, bad synchronous description.请高人指点主要是数字钟用数码管显示，用4*4矩阵按键中的两个键去控制数字钟的调时功能，当按下按键key—code1时，需要调时的数码管闪烁，按下按键2，进入加1功能，实现调时功能。
-
eeleader
FPGA/CPLD
- STM32简单容易的精确延时（只需一个定时器）
- [i=s] 本帖最后由 weizhongc 于 2017-11-7 17:19 编辑 [/i]自己在测试个模拟i2c的时候，由于滴答定时器给用了，没有了us的精确延时，很烦。自己突发写了一个，很简单，很好用。系统时钟是72M例程如下[code]void delay_init(void){TIM_TimeBaseInitTypeDefTIM_TimeBaseStructure;RCC_APB1Per
-
weizhongc
stm32/stm8
- 关于ADC12IFG为0的问题
- 同志们，最近做一个项目，用的是MSP430F149，用AD进行数据采集，我用的是查询功能，发现如下问题：程序运行起来后，一直是正常的，忽然有天发现AD采集不对了，后来在线调试程序，运行若干天后再次出现问题，问题原因是ADC12IFG始终为0了。系统复位一下，就好了。然后过段时间就又出现这个问题了。同志们，帮帮忙呀。快崩溃了都。
-
ecgwang
微控制器 MCU
- 求救用16单片机控制16*16点阵轮流显示从一到十的程序
- 求救用16单片机控制16*16点阵轮流显示从一到十的程序
-
r柏然
Microchip MCU
- helper2416_git_初学者教程
- git是个不错的东西，用于代码管理没有比他好的了，没他我都懒得写代码了，项目有个git是非常不错的，一般稍微正规一点的公司都会有代码版本控制平台的，或者大型软件多人协作的基本上少不了他，svn的方式我就不说了集中机制，git算是分布式的我比较喜欢，不需要花很多时间来同步，他的源码也是开放的有兴趣的可以了解一下，思想很先进的，总结一句。说说现在的git托管网站吧，基本上github，git.osch
-
lyzhangxiang
嵌入式系统
推荐内容
网友正在看 换一换
- tms320f28335英文 PDF,28DSP硬件设计指南,DSP2833x_examples
- 第五届（2001年）全国大学生电子设计竞赛题目
- 在vxWorks中如何为一个物理网口绑定多个IP地址
- 电源电感的选择
- Rfid系统的频段特点及主要应用领域
- 基于AT89S52智能充电器设计
- 求对推荐升压boot芯片
- HY-STM32资料大量例子
- GPRS、433、Wifi、Zigbee模块概念和区别
- 基于CAN总线的分布式控制网络设计
更多开源项目推荐
热门器件
随便看看
热门下载
京公网安备 11010802033920号