logo 大学堂

FPGA设计的良好设计方法及误区

FPGA 嵌入式 ASIC Cyclone 共3课时 1小时2分52秒
简介

FPGA逻辑设计的良好方法-引入ASIC的设计方法
ASIC领域的一些可借鉴的方法
1.静态时序分析替代大部分后仿真
2.设计有利于IP复用的模块
3.增量编译,逻辑锁定
4.soc软硬件联合设计
FPGA设计误区、FPGA设计流程,以设计一个视频解码为例
FPGA设计的常用技巧

讲师简介

EE资深网友

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved