简介
FPGA逻辑设计的良好方法-引入ASIC的设计方法
ASIC领域的一些可借鉴的方法
1.静态时序分析替代大部分后仿真
2.设计有利于IP复用的模块
3.增量编译,逻辑锁定
4.soc软硬件联合设计
FPGA设计误区、FPGA设计流程,以设计一个视频解码为例
FPGA设计的常用技巧
推荐帖子
-
wince ReadFile函数读取数据失败
- [code]CString strFilePath = _T("\\硬盘\\AccountFile.dll");HANDLE m_hAccountFile =CreateFile(strFilePath,GENERIC_READ|GENERIC_WRITE,FILE_SHARE_READ,NULL,OPEN_ALWAYS,FILE_ATTRIBUTE_NORMAL|FILE_FLAG_SEQUEN
-
icove
WindowsCE
-
【课后练习】课后练习三之DCO
- 1. 基本时钟系统概述2.1时钟源概述基本时钟模块包括 3个时钟输入源:[1] LFXT1CLK默认工作在低频模式(32.768kHz)手表晶振,也可以通过外接450kHz~8MHz的高速晶体振荡器或谐振器工作在高频模式。[2] XT2CLK可选择的高频振荡器,可以通过标准的晶体振荡器、谐振器或外接 450kHz~8MHz的时钟源工作。[3] DCOCLK内部数控RC 振荡器。2.2 时钟信号概述
-
常见泽1
微控制器 MCU
-
ATmega128内部EEPROM数据掉电丢失的问题?
- [backcolor=rgb(238, 238, 238)][size=12px]通过串口向ATmega128的EEPROM写入数据:[/size][/backcolor][backcolor=rgb(238, 238, 238)][size=12px]eprom_write(0x00, 0x0E, data_in);[/size][/backcolor][color=Red][backcolor
-
godjohsn
Microchip MCU