PRU-ICSS：将处理器与多个ADC连接

[音乐播放] 您好，我是 Prasana。 在这段视频中，我将向您介绍 一个 Sitara 系列处理器中的子系统， 即 PRU-ICSS。 特别是，我将向您展示如何使用 PRU-ICSS 来连接处理器 和多种 ADC，而非 FPGA。 让我们来看一下设置方法。 我们这里有四块电路板。 一块传感器板、一块 BeagleBone Black 板、 还有一块接口板。 其中传感器板用于 连接到 PT 和 CT 的次级侧。 将输出连接至模拟前端卡 此卡配备 6 个数据转换器、1 个增益级和 1 个驱动级。 模拟前端卡的输出通过接口卡 与 BeagleBone Black EVM 板连接。 现在，让我们看一下方框图。 在左侧，您可以看到 6 个 ADC 每个 ADC 都具有 8 个通道或者说，总共有 48 个通道。 每个 ADC 的运行速率为 256kSPS。 右侧是Sitara 处理器。 左侧的来自PRU 子系统的 GPIO 与全部的 6 个通道相连。 每个 PRU 有两个内核。 第一个内核与ADC 的 SPI 接口相连 并且单独控制 ADC 的时序和 同步。 第二个内核用于处理捕获的数据。 这两个内核结合起来可以帮助我们估算 内核一的信号频率，并改变内核零的采样率。 有三个主要优势。 第一，ADC 吞吐量增加。 PRU-ICSS 可以在 ADC 接口 独立控制时序。 SPI 和数据总线不相连 从而使得吞吐量 明显提高。 第二，处理器得到解放。 处理器再也不用管理资源配置， 因此可以释放带宽。 第三，数据采集性能提高。 相干的采样通过 利用 PRU-ICSS 的内核一和内核零将频谱泄露降低最低。 有关更多信息，请访问下方链接 或者在 ti.com.cn 搜索 TIDA-01555。 谢谢您观看本视频。 [音乐播放]51