大学堂
猜您喜欢
推荐帖子
- RLC模拟电路设计
- 小弟是模电小白，求各位大神指导。如下图1所示，是一个RLC充放电电路，开关S2在5A电流下导通，导通时间为5us，其余时间处于关断状态。（a）图1中基于Multisim仿真得到的流经线圈的电流的振荡频率只有约500KHz，与理论计算的3.86MHz不符，求问各位大神是什么原因啊？？（b）图1中流过线圈的电流幅值仅有3A左右，有没有可能在不改变电路参数的情况下，在图2的虚线框中串接某一种电路（如变压
-
c1036783304
模拟电子
- 单片机的延时与中断问题及解决方法
- volatile用于防止相关变量被优化。例如对外部寄存器的读写。对有些外部设备的寄存器来说，读写操作可能都会引发一定硬件操作，但是如果不加volatile，编译器会把这些寄存器作为普通变量处理，例如连续多次的对同一地址写入，会被优化为只有最后一次的写入。实际上，网卡的数据发送，就是按顺序连续往一个同地址写入数据，如果被优化，网卡将不能正常驱动。对于外部寄存器的读写，经常用 XBYTE,其实你看一下
-
Jacktang
微控制器 MCU
- 自由开发者是在家开发好还是找个公共的地方开发好？
- 最近发现身边的自由开发者越来越多了，大体分两类：一类是自由职业者类型的，自己利用自己的人脉或者在网上接活干，同时自己会利用自己以前的积累自己做一个或者两个核心产品；一类是有一份全职的工作，业余时间接点私活做，同时和一到两个朋友一起做一些APP产品或其他软件产品。这些自由开发者都有一个特点，就是平常在家工作，也就是以前说的SOHO，需要和团队里的人碰面的时候会找个咖啡厅大家一起碰一下。本人也曾经做过
-
codingfarmer
聊聊、笑笑、闹闹
- Verilog实现全并行比较算法.zip
- Verilog实现全并行比较算法.zip
-
zxopenljx
FPGA/CPLD
- 【转】一文看懂芯片的设计和生产流程
- [i=s] 本帖最后由 wsmysyn 于 2016-4-16 11:00 编辑 [/i][align=left][color=rgb(62, 62, 62)]（来自：半导体行业观察）[/color][/align][align=left][color=rgb(62, 62, 62)]大家都是电子行业的人，对芯片，对各种封装都了解不少，但是你知道一个芯片是怎样设计出来的么？你又知道设计出来的芯片是
-
wsmysyn
综合技术交流
- 【晒经典】 经典电路之---振荡器篇
- [i=s] 本帖最后由 dontium 于 2015-1-23 12:57 编辑 [/i]学习模拟电路的时候这些电路是必须要学做的实验，还记得刚上模拟电路的时候，查这些经典电路的情景....当时插电路纠结 呵呵....现在再一次学习这些电路，并把它们一起收集起来，确实有不少的收获....与大家共勉.........
-
cwpersist
模拟与混合信号
推荐内容
网友正在看 换一换
- RLC模拟电路设计
- 单片机的延时与中断问题及解决方法
- 自由开发者是在家开发好还是找个公共的地方开发好？
- Verilog实现全并行比较算法.zip
- 【转】一文看懂芯片的设计和生产流程
- 【晒经典】 经典电路之---振荡器篇
- 9.13综合评测有结果没，一头雾水
- 电感线圈的重要参数：Q值
- 发个牢骚
- MAX32630FTHR进程(6)画点
更多开源项目推荐
热门器件
随便看看
热门下载
京公网安备 11010802033920号