Altera 2014技术巡展(5)Altera面向OpenCL的SDK
简介
Altera 2014技术巡展(5)Altera面向OpenCL的SDK
推荐帖子
-
大家在什么地方买元器件
- 大家都在地方买元器件,我是一个做元器件销售的 不知道怎么样找客户,想问问各位大师是在哪些地方采购。我是做英飞凌 IR ST TI ON 仙童这些进口物料的。全部是进口原装的,大师们有空请指点下小弟。联系看我的名字 哈哈 发联系方式会删帖吗?!
-
世通371276312
模拟与混合信号
-
汇编 排序 (在线等啊。。。。。。。。)
- 代码如下。。。。。。。。DATA SEGMENTXX DB 10, 9, 8, 7, 6, 5, 4, 3, 2,1, 0DH, 0AH, '$'IDB 9JDB 0LASTXCHGDB ?STACK SEGMENTDB 100 DUP(?)STACK ENDSDATA ENDSCODE SEGMENTASSUME CS:CODE,DS:DATA,SS:STACKSTART:MOV AX,DATA
-
liuwy
嵌入式系统
-
6045如何产生pwm波
- [align=left][align=left]怎样在深圳天漠科技公司推出的6045开发板上用pwm波实现背光调整?我对内核中的board-sam9m10g45ek.c文件做了相应修改,同时还修改了配置文件,将支持该功能的驱动编进内核。烧写内核成功,在板上注册成功,sys/class/leds下出现相应目录。测试pwm波的程序运行正常。可是用表测量引脚时,电压不变(之前做了测试,硬件没问题)。求高
-
yjh19891026
Linux开发
-
buffer仿真不能用的解决办法
- 此语句 SYSCLK: buffer std_logic;在仿真的时候会报错,那么需要改一下这条语句SYSCLK:OUT STD_LOGIC; ,此时sysclk被定义为OUT输出信号,那么怎么才能把out转换成buffer类型呢,buffer类型是供内部使用,它取得值是上一次它的值。因此需要加一条中间信号,signal sysclk_buf:std_logic;,定义完之后,要在映射后面加一条回
-
刘123
FPGA/CPLD