logo 大学堂

采用Enpirion Power SoC DC-DC转换器轻松进行设计

DC-DC转换器 Altera 共1课时 23分11秒
简介

采用Enpirion Power SoC DC-DC转换器轻松进行设计

猜您喜欢

推荐帖子

自制USBISP下载线
qin552011373 DIY/开源硬件专区
显示速度变慢
为什么我在使用鼎阳示波器时,打开“平均采样”方式或设置较长余辉时间后,显示速度变慢?
lily608487 测试/测量
散分:不用行场同步信号(VSYNC/HREF)的ITU656的数据能触发S3C6410的CAMERA的中断吗
不用行场同步信号(VSYNC/HREF)的ITU656的数据能触发S3C6410的CAMERA的中断吗?大概如何配置S3C6410的CAMERA的接口,CAMERA的输入端有什么要求?可以是标准的720*576的PAL模式吗?
eekingking 嵌入式系统
我的Beaglebone学习历程
整理一下前面发的帖子,搞个总帖,方便大家交流。1.BeagleBone 硬件性能测试 _周计划https://bbs.eeworld.com.cn/thread-324885-1-1.html2.BeagleBone 硬件性能测试(1) ---- 我是出来打酱油的https://bbs.eeworld.com.cn/thread-325363-1-1.html3.BeagleBone 硬件性能测试
chenzhufly DSP 与 ARM 处理器
出现毛刺怎么解决
[font=黑体][size=5]vcc是我设置的一个固定电平,q1是用用计数器+rom产生的正弦波,alb是vcc和q1经过比较器后的输出波形,q1<vcc时输出高电平,求高手支援为什么会出现那么多毛刺,怎么解决?[color=red]已经解决了,在比较器上加一个时钟信号的输入,让它延迟一个时钟周期再输出就没有毛刺了,不过不知道为什么,求解释![/color][/size][/font][[i]
xmllf FPGA/CPLD
经典IT群
~基于嵌入式技术,实现校园创业~~欢迎~~~~硬件方面:ARM,PowerPC, MIPS,单片机,数字/模拟电路设计,FPGA/CPLD,DSP软件方面:Linux,WinCE,QT,MiniGUI,VxworksLayout方面:Protel,OrCAD,PADS,PowerPC,Cadence Allegro等方面的技术爱好者加入~~~~欢迎~~~~群号5801151671587342 湖南
tiandi 嵌入式系统

讲师简介

Altera工程师

推荐内容

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved