大学堂
简介
STM32 Nucleo：开放式开发平台
猜您喜欢
推荐帖子
- FPGA 中的竞争和冒险现象-FPGA数字电路设计经验
- 信号在 FPGA器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出
-
心仪
FPGA/CPLD
- MSP430倍频得到的8MHz信号可以用作定时器A的时钟源信号吗？
- 如题，用示波器看倍频后的信号不是标准的方波，所以有些疑问。
-
东方龙未名
微控制器 MCU
- 这个座子是什么器件？
- 问题，如图片或附件，请高手指点，感激不尽
-
jamkaung
无线连接
- TMS320C6748_UART(1) - 基本知识
- 通用异步收发传输器(Universal Asynchronous Receiver/Transmitter)，通常称作UART，是一种异步收发传输器。该总线可双向通信，可以实现去全双工传输和接收。将资料由串行通信与并行通信间作传输转换，作为并行输入成为串行输出的芯片，通常集成于其他通讯接口的连结上。其原理就是，串并转换和并串转换。 1.UART的工作原理 首先介绍几个定义：波特率：在通信中定义的是
-
fish001
DSP 与 ARM 处理器
- windows 驱动 求救,TDI 没法接收到数据,各位高手快帮帮我
- 我正在 做一个串口转TCP的虚拟驱动,打开本地传输地址成功,连接成功,发数据成功,用 SetEventHandler() 注册回调函数也成功,但是有数据过来时,回调函数没有被调用,我看了好多例子了,写的都和我差不多,好多方法都试过了,但就是没法找出错在哪里,高手们指点一下.但是我监测有网络数据包过来是,就是没有调用回调函数,不知道错在哪里, UDP方式的回调函数是能成功的,唉,不知道问题出在哪,各
-
chn369
嵌入式系统
- 小谈bootloader和APP两重升级
- 一般设计来说，bootloader作为引导程序和升级APP，改动并不大而且也相对稳定。但是如果项目中遇到非得更新bootloader的，比如协议的更新替换，这时候就有设计此方案的必要性了。不多说，直接进入正题。flash分区图和程序图如下，接下来的描述都是基于这图来进行分析大概说下思路：简单的说就是设计三段程序，bootloader0、bootloader1、APP。这里假设使用的是ST的STM3
-
RCSN
stm32/stm8
推荐内容
网友正在看 换一换
- FPGA 中的竞争和冒险现象-FPGA数字电路设计经验
- MSP430倍频得到的8MHz信号可以用作定时器A的时钟源信号吗？
- 这个座子是什么器件？
- TMS320C6748_UART(1) - 基本知识
- windows 驱动 求救,TDI 没法接收到数据,各位高手快帮帮我
- 小谈bootloader和APP两重升级
- MSP430F149单片机PWM控制的DC-DC电源
- 【设计工具】华为：Verilog HDL入门教程
- 你怎么看“不建议在贴片焊盘上增加过孔”
- minigui安装到PC机上
更多开源项目推荐
热门器件
随便看看
热门下载
京公网安备 11010802033920号