大学堂
简介
Atmel 在2014年11月的Electronica 展会上， 现场展示了SAM L21的CoreMark基准测试。
猜您喜欢
推荐帖子
- buck电路降压问题
- 有12V降6V，为啥实际电路中只有4v左右？开关管：IRF3205电感：100UH电容：470Uf问题出在哪了？ 求高手知道
-
zxming0101
模拟电子
- 在标准英文版的模拟器中，在右下角为何不见选择软键盘输入法的按钮，如何才能让它出现？
- 开发环境evc4.0+SP4STANDARDSDK_500_Emulator（标准英文版的模拟器），在标准英文版的模拟器中，在右下角为何不见选择软键盘输入法的按钮，如何才能让它出现？
-
wgxys2007
嵌入式系统
- str912跑ucosii浮点异常
- 定义一个浮点数,有时候输出居然是0.000000大家碰到过这个问题吗?
-
zzc_opk
stm32/stm8
- 新人求助
- 本人新近学习合纵达提供的达芬奇6467系列开发板，在按照合纵达公司提供的软件教程配置启动内核和挂载NFS 过程中，按照流程， 在超级终端中输入 setenv bootargs ………… 后， printenv 输出查看， 发现有 两个bootargs,如下： ootdelay=3baudrate=115200bootfile=gatewayip=192.168.1.1gateway=192.168
-
zhu_love_hu
DSP 与 ARM 处理器
- 台湾有没什么好的技术论坛呢？
- 在论坛和一些QQ群经常可以看到很多台湾的技术人员在里面交流技术，对于这种情况，我不由的想问：“难道他们没有相应的技术论坛交流技术嘛?”
-
wateras1
聊聊、笑笑、闹闹
- 自定义IP核
- 在libero soc 11.8中, 自定义IP核,也就是 block 过程中,遇到困惑:1.当把一个无参数(parameter) 的模块封装成 block 后,在另外一个工程,引用其 cxf 后,能正常例化, 综合, 仿真.2. 而一个带参数(parameter)的模块,测试仿真均正常,parameter参数也能正常设定后,然后 create core for hdl 出来的窗口也包含了 par
-
teleagle
FPGA/CPLD
推荐内容
网友正在看 换一换
- ATmega328P Xplained Mini 开发板资料
- 紧急求助：vxWorks加载程序超慢
- EEWORLD大学堂----英飞凌致力于高能效的半导体解决方案
- DSP数字控制系统的电磁兼容设计
- Z-turn Board 安装 Apache
- 6位LED显示接口
- 电路板画完后需要检查的内容有哪些？
- 转载单片机应用子范例（汇编）
- 飞机上一般是什么操作系统？
- EEWORLD大学堂----Atmel SAM4C智能能源器件
更多开源项目推荐
热门器件
随便看看
热门下载
京公网安备 11010802033920号