简介
如何利用现代示波器实现准确测量,准确测量的6大原则:最小化量化误差、时刻注意采样率、选择合适的带宽、捕获待测信号的全貌、减小探头的影响、不同测量方法,后处理的应用
推荐帖子
-
stm32f407的ADC采样值总是固定值
- [size=4]新手求指导!我使用F407的ADC1对电位器采样,5K欧电位器两端分别连vcc3.3和GND,中间的连在PA0上,采集到的值只有[color=#ff0000]0,1023,4095[/color]三个,电位器调到300欧以下的时候采样到的是1023偶尔会是0值,大于300欧采集到的值只有4095了,源程序没有使用DMA,用了systick做定时,每300毫秒开始一次转换,直接读取A
-
c2z3a5r7
stm32/stm8
-
速度与激情:更持久耐用的电动摩托车16S-17S锂离子电池组
- 随着快递服务需求的快速增长,电动摩托车因其电池容量大于电动自行车和电动踏板车的优势而变得越来越受欢迎。容量越大,行驶时间就越长,这有助于节省时间,并实现更长距离的递送。电动摩托车电池组有多个电压平台,其中最普遍的是60V,它在一个电池组中需要16S或者17S锂离子电池。实现更长的运行时间需要解决三个设计难题:高精度电池电压采样以提高电池容量计算精度。电池电压平衡。低系统电流损耗,特别是在待机模式下
-
alan000345
TI技术论坛
-
关于verilog语言综合中latch的一些疑问?
- 1:如果变量没有在IF语句的每个分支中进行赋值,将会产生latch。如果IF语句中产生了latch,则IF的条件中最好不要用到算术操作。Case语句类似。Case的条款可以是变量。如果一个变量在同一个IF条件分支中先赎值然后读取,则不会产生latch。如果先读取,后赎值,则会产生latch。我对于上面这条建议的疑问是:“如果IF语句中产生了latch,则IF的条件中最好不要用到算术操作。”为什么不
-
eeleader
FPGA/CPLD
-
LM1117电路钽电容的使用
- [p=28, null, left][color=rgb(0, 0, 0)]电路设计要求:由输入5V得到3.3V和2.5V[/color][/p][p=28, null, left][color=rgb(0, 0, 0)]电路图:[/color][/p][p=28, null, left][color=rgb(0, 0, 0)][/color][/p][p=28, null, left][colo
-
qwqwqw2088
模拟与混合信号
-
lcd屏闪烁问题
- 我的LCD屏闪烁是哪个参数设置问题吗?听说是行频那个参数,这个在wince的那个文件里设置呢?
-
kadina2050
嵌入式系统