高速PCB设计之规则设计以及技巧解析-EEWORLD大学堂

简介

【课程背景】：
什么是规则？各类器件到器件应该控制多少？走线的间距应该控制多少？铺铜的间距应该控制多少？这是很多工程师不清楚的问题所在，这就是规则的魅力。本次直播，从工程师的角度出发，全面解析如何去根据不同的板卡设置不同的规则，规则设置的要点在哪里，让大家可以全面掌握如何在高速PCB设计过程中合理的设置以及利用规则。
【课程大纲】:
1、什么是规则，为什么要设置规则？
2、各个元素之间的规则大小如何选取？
3、PCB走线规则介绍
4、PCB间距规则介绍
5、区域规则介绍

课程目录

课时1：高速PCB设计之规则设计以及技巧解析 (1小时56分40秒)

展开全部

猜您喜欢

推荐帖子

怎么去确定RTOS中任务栈的大小和任务的优先级.: 大家好,怎么去确定一个任务的栈的大小和任务的优先级.比如在nucleus,rex或者threadX里面. 我是做手机开发的,这一方面一直没有想明白.是不是通过经验和实验和选择合适的栈的大小和任务的优先级呢. 比如先给新建的任务一个比较充裕的栈空间和估计的优先级,然后让任务在RTOS中跑起来,统计各种极限下栈的使用情况，和任务间的调度情况,最终修订栈的大小和优先级.这是我的猜想,唯一可以自己做的东西; zizimolan 嵌入式系统

PWM示波器观察: 为何在示波器上上下移动同时占空比变化附录程序#includeunsignedaa;void main(void){WDTCTL = WDTPW + WDTHOLD;DCOCTL=0;BCSCTL1=CALBC1_1MHZ;DCOCTL=CALDCO_1MHZ;TACTL = TASSEL_2 + MC_1;TA0CCTL1=OUTMOD_3;//MODEL 3CCR1越大占空比越小TA0CCR0=; TISJ 微控制器 MCU

关于$random产生随机数: reg[7:0] a;a={$random}%256;这样的话a的取值范围不应该是0~255吗？可为什么我在modelsim里仿真时会出现负数？; 超自然 FPGA/CPLD

【雅特力开发板 AT32F421 测评】-TEST03 ADC测试: [i=s] 本帖最后由 Gen_X 于 2021-4-30 21:04 编辑 [/i]条件：雅特力开发板 AT32F421MCU时钟120Mz, ADC时钟10Mz（最大28MHz，还有很大余量）。输入：ADC1第一个通道，即 ADC1_0PA0，内部基准。测试项目：单次单通道最快采样速度下ADC精度大概范围。测试环境：雅特力开发板 AT32F421。单次采样时间：1.5 + 12.5 = 14; Gen_X 国产芯片交流

LM3s9L97 UART 不能发送！求解答: 小弟用LM3S9L97 DIY了一块板子现在led能闪烁了，但是现在弄到串口时不知怎么回事就是发送不出去数据！求高手指点。。下面附上程序和串口模块原理图/*****main.c*****/#include"systemInit.h"#include"uartGetPut.h"#includestdio.h#define LED_PERIPH SYSCTL_PERIPH_GPIOD //; 轻轨002 微控制器 MCU

PCB 网络标示中没有GND: 哪位大虾告知一二：本人在画原理图的时候明明放置了GND网络标示，但是网络报表或者PCB中就是没有GND这个网络标示？不知哪位大虾知道是什么原因？谢谢！; ben007sky2003 PCB设计

讲师简介

黄勇讲师：深圳市凡亿技术开发有限公司设计中心技术总监；PCB联盟网电子论坛特邀版主；凡亿教育联合创始人；长期致力于Cadence Allegro高速PCB设计与Cadence Allegro 高速PCB设计视频教学；具备丰富的PCB设计实战经验，尤其擅长高速信号数字类、消费电子类产品的PCB设计。其系列Cadence Allegro软件速成视频教程、Cadence Allegro版PCB设计全流程实战视频深受业界PCB爱好者的赞誉，是开启PCB实战视频教学的先驱者。

高速PCB设计之规则设计以及技巧解析

课时1：高速PCB设计之规则设计以及技巧解析 (1小时56分40秒)